Интегрирующее устройство

ПИСАНИЕ

ЗОБРЕТЕНИЯ

АВТОРСКОМУ СВИДЕТЕЛЬСТВУ симое от авт. свидетельства № лено 23.11.1971 (№ 1631292/18-24) исоединением заявки №

М. Кл. 6 06g 7/18 ритет ликовано 05Л 11.1973. Бюллетень № 29 опубликования описания I I.XI.1973

УДК 681.332(088.8) Автор изобретения

Заявитель

Г. М. Хаиндрава

Тбилисский научно-исследовательский институт приборостроения и средств автоматизации

ИНТЕГРИРУК)ЩЕЕ УСТРОИ СТВО

Йзобретение относится к вычислительной технике.

Устройство может быть использовано как в электронных вычислительных машинах, так и в ра зличных устройствах автоматики для интегрирования в течение длительного времен и некоторой входной информации, представленной в виде напряжения синусоидальной или аналоговой формьь

Известно интегрирующее устройство, содержащее интегрирующий усилитель с конденсатором,в цепи обратной связи,,пороговый элемент, выход которого подключен к коммутатору и ко входу запоминающего преобразователя, сумматор, блок вычитания и управляемые с выхода коммутатора вентили.

Для данного устройства характерны невозможность выполнения долговременного интегрирования синусоидального входного сигнала, низкая точность результата интегрирования, .вызванная значительным временем разряда накопительного конденсатора интегрирующего усилителя; невысокая надежность и узкая область применения.

Цель изобретения —:повышение точности долговременного интегрирования и надежности работы устройства.

Предлагаемое устройство отличается тем, что источник входного сигнала подключен ко входу интегрирующего усилителя через последовательно соединенные преобразователь полярности и входные управляемые вен1 или, выход усилителя — ко входу одного вЫходно. го управляемого вентиля непосредственно и

5 через блок вычитания — ко:входу другого выходного управляемого вентиля; выходы вентилей объединены и соединены с одним из входов порогового элемента и сумматора, другой вход порогового экие»ента и вход бло10 ка вычитания подключены к источнику опорного напряжения.

На фиг. 1 представлена блок-схема .предлагаемого устройст1ва; на фланг. 2 — функциональная схема; на фиг. 3 (а, б, в, г) — виды

15 сигналов в отдельных точках схемы (на фиг. З,а представлен вид изменения входного сигнала, на фиг. 3, б — график изменения напряжения:на выходе преобразователя, а на фиг. 3, в, г — виды изменения напряжения на

20 входе и выходе порогового устройства).

На фиг. 3, а рассматривается случай спнусоидальпого входного сигнала, являющийся наиболее характерным видом сигнала для многих датчиков производительностей.

25 Предлагаемое интегрирующее устройство (фиг. 1) состоит из преобразователя полярности 1, на одном пз выходов которого удерживается всегда положительная полярность сигнала, а на другом — от рицательная; входных

30 управляемых вентилей 2 и 8, интегрирующего у силителя 4, на ВыхОд которого подключены

Выходные управляемые вентили 6 и 7, прнчем вентиль 6 подключен непосредственно, а вентиль 7 — через блок Вычитания 5; порогоВо1о aлемента 8, Выход которого IIo QK:!10 !ilI K ком>1уTBTop> 9, co ep>I ;нцему триггер и две схемы блоков согласования (фиг. 2), !I Ko!Входу aal!o»!IIIIB101цего,1зреобразователя электронного сигнала В а налоговое напряжеlilie 10. Последний содержит llo три ячейки двоично-десяти IIIL!>i декадных счетчиков 11 (которые обладают свойством не разрушать накопленной информации при выкл1Очении питающего напри>кения) и цифро-аналоговых преобразователей 12.

Кроме того, интегрирующее устройство содержит инвертор 13 для иннеpTIIpoBaiHHB полярности управляющего снгнала для входного вентиля 2, блок цифровой индикации 14 с дешнфраторами 15 и цифровыми индикаторами 16, блок запуска 17, сумматор 18, клеммы

l9 для вывода результатов интегрирования двоично-десятичного числа и клеммы 20 для вывода результата в виде аналогового напряжен,ия.

В исходном состоянии, когда включены источники,питания, нажатием на,кнопку К> (фнг. 2) с блока запуска 17 на блок запоминающего,преобразователя 10 подают импульс сброса и устанавливают на нуль счетчики 11; соответственно на выходах устройства (клеммы 19 и 20) также устанавливаются .нули.

Интегрирующий усилитель 4 запускается также От блока 17, для чего необходимо однократное нажатие .на кнопку К> (фиг. 2).

При .запуске устройства на Выходе блока 17 формируются одновременно два сигнала.

Один из них в виде электрического импульса подается,на коммутатор 9, и на его выходах образуются два сигнала, удер>кнва1ощие Вентили 2 и 6 в открытом состоянии, а вентили

3 и 7 —,в закрытом. По другому сигналу с выхода блока запуска 17 электромагнитное реле Ро размыкает свой нормально закрытый контакт 1Ро в обратной связи интегрирующего усилителя 4, а с помощью контакта 2Рр переходит на самоблокировку (фиг. 2). С этого момента интегрирующее устройство начинает функционировать.

Следовательно, в начальньш момент 4 интегрирующнй уснл11тель 4 интегрирует положительную соста вля1О1цую входного сигнала, поступающего с одного нз ьыходов блока l.

Пройдя через отпертый вентиль 2, оигнал подается:на вход интегрирующего уоилителя.

Сигнал интегрирования отрицательной .полярности с выхода блока 4 через отк1рытый вентиль 6 .подается на вход, порогового элемента 8; здесь он сравнивается с опорным напряжением U„,ïoëoëèòåëü!ioé полярности.

Постоянное спорное напря>кение +У„попадает Ial вход блока вычитания 5, на другой вход которого подается интегрирующее напри>кение отрицательной полярности. В блоке

5 интегрирующее напряжение вычитается из

65 порогового. Результирующее папря>кение поступает на вход вентиля - 7, но,поскольку в данный, период вентиль 7 закрыт, на вход .порогового элемента 8 оно не попадает.

Когда противополярпые напряжения U,-, == — U„„ò (фиг. 3, В) станОВятся Одиньковыми, на,выходе порогового элемента 8 образуется имлульс счета (фиг. 3, г), который одновременно 11оступает на ilxotI коммутатора 9 и вход запоминающего,преобразователя 10.

Под действием импульса на блок 9 полярность управляющих сигналов на его выходах изменяется; следовательно, закрываются вентили 2 и 6 и открываются вентили 3 н 7. В момент .переключен Isl вентилей напряжения U„ и U„„, на входе блока 5 становятся р".âíû нулю. Напряжение па выходе того же блока также равно нулю. Переключением вентилей

2, 3, 6, 7 на вход интегри1>ую1цего усилителя

4 через открытый вентиль 3 подается входное напряжение отрицательнoi полярности. Полярность иптегрнру1ощсго напряжения на выходе блока 4 меняется (начинает уменьшаться накопленный отрицательный сигнал). Соответственно на .выходе блока вычитания 5 (фиг. 2) начинает постепенно расти отрицательное напря>кение, которое через открытый вентиль 7 подается па вход порогового элемента 8. Таким образом «обратный» ход процесса интегрирования преобразуется в «прямой».

3To,преобразование происходит с помощью активного разряда конденсатора (подразумевается разряд конденсатора током, вызванным противополярным входным напряжением), при котором в момент полного разряда (нулевое напря>кение на выходе интегрирующего усилителя) нарастающее напряжение на входе порогового элемента снова достигает порогового уровня, так как на входе блока вычитания 5, в качестве которого используется операционный усилитель,,работа1ощий в ре>киме суммирования с одновременным ипверт11рованием знака входного напря>кения, меняющееся интегрирующее напряжение отрица тельной .полярности постоянно вычитается из опорного U„, явля1ощегося,пороговым налряжением положительной полярности, которое одновременно подается на вход порогового элемента 8. В период «обратного» хода процесса интегрирования вентиль 7, подключеH.ный на выходе блока вычитания 5, находится в открьггом состоянии, и результирующее напряжение подается на другой вход порогового элемента 8.

Следовательно, переменная составляющая ступенчатого и нтегрнрования, выдаваемая интегрирующим усилителем 4 одновременно на вход порогового элемента 8 и па один из входов сумматора 18,,каждый раз, достигнув уровня поро гового напря>кения +U„, скачкообразно сбрасывается на «нуль». Время сбрасыва ния на «нуль» определяется,продолжительностью переключения электронных вентилей, в результате чего практически устраняет389515 ся погрешность интегр>!рсва!Ния, вызванная потерей входной информации во время ка>кдсго очередного сброса на «нуль» >!Нтегрирующего усилителя 4.

Вид изменения переменной составляющей долговременного интегрирования изображен на фиг. 3, в.

Импульсы счета с выхода порогового элемента 8 (фиг. 3,г) поступа!От тагк>ке на вход запоминающего преобразователя 10, где счи- 10 тываются с помощью двоично-десятичных счетчиков 11, и, с одной стороны, через дец!>!фра торы 15 инд!!ц!!ру!отея цифровыми 61Ндикаторамп 1б, а, с другой сгороны, с помощью цифро-аналоговых .преобразователей 15

12:преобразуется в аналоговое напряжение.

Максимальное количество импульсов. которое можно записать в счетчиках 11 запоминающего устройства 10, соответствует десятичному числу 999. 20

Питание каждой ячейки цифро-аналоговых преобразователей 12 одни стабгнлизированным э!ас!Опным напряжением — U,, с последующим масштабированием и суммированием сигналов в блоке 18 улучшает условия раоо- 25 ты электроннblx .к.ночей цифро-аналоговых

IIPeO OP33OBBTE ."ieÉ. 3TO CQIIICCTBOHHO HOBbIIIJBOT точность работы ци<)>ро-аналоговых преобразователей 12 и тем самым всего интегрирующего устройства. 30

Та!ким образом, на входе блока 18 складываются одновременно четыре составляющих напряжения интегрирования, три из которых снимаются с выходов блока 12, а одна — с выхода интегрирующего усилителя 4 через 35 вентиль б в случае «прямого: > хода проце са интегрирования и через блок вычитания б и вентиль 7 при «обратном» ходе процесса.

Включеш!е в цепь обратной связи операционного усилителя сумматора 18 кoHденсатора Сп (ф1!г. 2) позволяет добиться доста точной инерционности сумматора, что необходимо для устранения скачков и разрывпссти процесса интегрировачия. Это обеспечивает плавность изменения выхо, Ioro напряже!!ня.

Предмет изобретения

Интегрирующее устройство. содержа и гее пнтегрпруюши."! усилитель с конденсатсроз в цепи обратной связи, пороговый элемент, выход которог подключен к коммутатору и кс входу запоминающего пре бразовате.ля, cy»Iматор, блок вычитания и управляемые с выхода коммутатора гепти.!и, orл !чагон,еесл тем, что. с целью повышення точ!Гости (олговременного интегрировання и надежности уст.oéства, !источник входного сигнала подкг!ю !е! I кс входу интегрирующего усилителя через последовательно соединенные преобраз ;зате, Ib по,!ярнг>-.тп и пхсс!Ные упраь.ляе !ые ве IТИ, И, ЕЫХГД i ÑH;I HÒÑ. Iß вЂ” Ko ВХОДУ ОДНОГО выходного упрагляемсго вентиля не гзс едственпо и через блок вычитания — ко входу другого выходногo; IIpaBляемого ве!г иля, гыходы вентилей объединены и соединены с одним из входов порогового элемента и сумматора, другой вход порогового элемента и вход блока вычитания подключены к источнику опорного напряжения.

389515

I !

I! !

I!

II

I! !

Составитель С. Белан

Техред Т. Курилко

Корректоры: Н. Учакина и 3. Тарасова

Редактор Б. Федотов

Типография, пр. Сапунова, 3 аказ 2933 16 Изд. № 786 Тираж 647 Подписное

LIHNHHII Государственного комитета Сов.-та Министров СССР по делам изобретений и открытий

Москва, jK-35, Раушская наб., д. 4/5