Двухразрядный комбинационный сумматор

374600

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Респуйлик

Зависимое от авт. свидетельства №

Заявлено 07.Ч.1970 (№ 1437050/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 20.III.1973. Бюллетень № 15

Дата опубликования описания I,VI.1973

М. Кл. G 06т 7/50

Комитет по делам изооретений и открытий при Совете Министров

СССР

УДК 681.325.54(088.8) Авторы изобретения

В. И. Долгов, 3. Ш. Глухой и В. Н. Плотников

I, Заявитель

ДВУХРАЗРЯДНЫЙ КОМБИНАЦИОННЫЙ СУММАТОР

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств цифровых вычислительных машин.

Известен комбинационный сумматор, реализующий функции суммы, отрицания логического умножения, логического сложения, построенный на элементах «ИЛИ» — «НЕ», содержащий схемы формирования функции (а /Ь), (а\/Ь), схему формирования переноса и схему формирования суммы, снимаемой с двух выходов.

К недостаткам известного сумматора относятся небольшой набор логических операций, отсутствие возможности реализации схемы ускорения переноса, большое количество разрядных связей, необходимость объединения двух выходов сумматора для получения суммы.

Предлагаемый сумматор отличается от известного тем, что он содержит две схемы формирования функций (а\/Ь) первого и второго разрядов и две схемы формирования функций (abQab) первого и второго разрядов, входы которых соединены с выходами схем формирования функций (aVb), (aVb), а выходы схем формирования функций (а\/Ь) подключены

2 к одному из входов схем формирования функций (а\/Ь) и (а\/Ь), на вторые входы которых подключены шины операндов а и Ь.

Это позволило увеличить количество логических операций, выполняемых сумматором, реализовать схему ускорения переноса, уменьшить количество разрядных связей.

На чертеже изображена схема предлагаемот0 го сумматора.

Первый (второй) разряд сумматора состоит из схемы 1 и 1 формирования функций ат /b, (а,Vbх); схемы 2 и 2 формирования функ15 ций a>Qb> (а /b ); схемы 8 и 3 формирования функций а1,/Ь1 (ах,/Ьх); схемы 4 и 4 формирования функций а Ь1+/a,b, (ахЬх /а b ); схемы 5, б и 5 б формирования переноса; схемы 7, 8, 9 и 7, 8, 9 формирования суммы; выходы схем 5, б, 8, 9 и 5, б, 8, 9 объединены и через резисторы подключены к источнику питания. На входы 10 и 11 подается прямой или обратной код первого операнда (а), на входы 12 и 18 — прямой код второго операнда (Ь), на вход 14 — отрицание переноса (С„ ). Сумма и результат логических операций снимаются с выходов 15 и 1б, перенос в следующую группу из двух разрядов

374600

3 (C„+>) — с выхода 17. На входы 18 — 21 подаются управляющие сигналы, сочетание которых определяет реализуемую сумматором функцию. Выходы 22 и 28 используются при построении группового переноса. 5

На вход схемы 1 и 1 с входа 18 подается управляющий сигнал, имитирующий на выходе схемы «единицу» функции а\/Ь. На вход схемы 2 и 2 с входа 19 подается управляющий сигнал, имитирующий на выходе схемы

«единицу» функции aQb и «единицу» переноса в первый разряд. На вход схемы 8 и 8 с входа 20 подается управляющий сигнал имитирующий на выходе схемы 8 и 8 единицу 15 функции aQ b.

Схема формирования переноса первого разряда схемы 5, б формирует функцию С„в зависимости от операндов а„, b„, и отрицания

20 переноса С „поступающего из предыдущего разряда.

С„= (а, V b„) C„ V (а„ / Ь„) (а„ / Ь„) Х

Х (a„V b„).

Если С„ и а\/Ь = 1, то С =1, т. е. при подаче управляющего сигнала, имитирующего

«единицу» функции а„ /Ь„и «единицу» переноса, в первый разряд будет возникать перенос во второй разряд.

Схема формирования переноса второго разряда формирует функцию С„+ в зависимости от операндов а„+ь Ь„+ и переноса поступающего из первого разряда по следующей зависимости:

Cn+I — (an+I V bn+1) Cn V (an+I V bn+1) X

X (an+i \/bn+l) (a +i V b.+i).

Если C„= 1а а + /Ь„- — — 1, то С+ = О, 45

С„+, — 1, т. е. при подаче управляющего сигнала, имитирующего «единицу» функции

a+

С+ и запрещается воздействие сигнала переноса на схему формирования суммы четного разряда.

Наличие управляющего сигнала соответствует «нулю» кода управляющего сигнала.

Функция суммы снимается с выходов 15 и 1б при отсутствии управляющих сигналов.

Для создания схемы группового переноса выходы 22, 28 нескольких сумматоров подсоединяют на входы элемента «И» — «HE», выход которого подсоединяется к выходу 17. На вход этого элемента подается также сигнал с выхода переноса первого разряда группы (схемы 5, б) .

Предмет изобретения

Двухразрядный комбинационный сумматор, содержащий схемы формирования функций (а /Ь), (aV b) первого и второго разрядов, связанные с шинами управляющих сигналов схемы формирования переноса первого и второго разрядов и схемы формирования суммы первого и второго разрядов, отличающийся тем, что, с целью расширения функциональных возможностей, упрощения и повышения быстродействия, он содержит две схемы формирования функций (а\ Ь) первого и второго разрядов и две схемы формирования функций (ahVab) )первого и второго разрядов, входы которых соединены с выходами схем формирования функций (а\/Ь), (aV b), а выходы схем формирования функций (а /Ь) подключены к одному из входов схем формирования функций (aVb) и (а / Ь), на вторые входы которых подключены шины операндов а и b.

1б О

Составитель В. Рыбалкин

Редактор Т. Иванова Техред T. Ускова Корректор Е. Миронова

Заказ 1561/5 Изд. № 374 Тираж 647 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2