Устройство для контроля оперативных накопителей

 

ОПИСАНИЕ 34I087

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

CoNs Советсних

Се пиал истичеони1

Республин

Зависимое от авт. свидетельства №

Заявлено 11.XII.1970 (№ 1497752/18-24) с присоединением заявки №

Приоритет

Опубликовано 05Х1.1972. Бюллетень № 18

Дата опубликования описания 19.VII.1972

М. Кл. G 11с 29/00

Комитет по делам ивойретеннй н открытий прн Совете Министров

СССР

УДК 681Л26.75(088.8) Авторы изобретения

В. Л. Гоголев, Н. П. Попов, В. Г. Отчерцов и А. П.3 умекин л

Заявитель

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОПЕРАТИВНЫХ НАКОПИТЕЛЕЙ

Изобретение относится к области автоматики и вычислительной техники и может найти применение для контроля оперативных накопителей.

Известные устройства для контроля оперативных накопителей, содержащие счетчик адреса, регистры числа со счетным входом, логические схемы, регистры управления, схему обнаружения ошибки и позволяющие проверить накопитель в тесте «Дождь», который является одним из самых «тяжелых» динамических тестов, не содержат схемы, выявляющей окончание полного цикла проверки накопителя тестом «Дождь»; кроме того, полная проверка занимает много времени.

В предлагаемом устройстве, с целью сокращения времени контроля, выход счетчика младших разрядов адреса через элемент задержки подключен ко входу регистра управления, другой вход которого соединен через первую схему совпадения с выходом накопителя, а выход регистра управления подключен ко входу второй схемы совпадения, другой вход которой соединен с выходом счетчика младших разрядом адреса, а выход которой подключен ко входу регистра числа через сборку и непосредственно ко входу счетчика старших разрядов адреса, выход которого соединен со входом одноразрядного счетчика, выходы которого подключены соответственно ко входу первой схемы совпадения и ко входу регистра контроля.

На чертеже представлена блок-схема предлагаемого устройства.

5 На схеме показаны счетчик 1 младших разрядов, счетчик 2 старших разрядов, схема 8 совпадения, собирательная схема 4. Выход собирательной схемы 4 подключен к «1» (единичному) входу регистра 5. Второй вход схе10 мы 3 совпадения соединен с «1» выходом регистра б, единичный вход которого подключен к выходу элемента 7 задержки. Вход элемента

7 задержки соединен с выходом переноса счетчика 1, 15 «1» выход регистра 5 подключен к числовому входу накопителя 8. Числовой выход накопителя 8 подключен к одному из входов схемы

9 совпадения, второй вход которой соединен с

«1» выходом счетчика 10. Выход схемы 9 сов2D падения подключен к счетному входу регистра

5 и к «О» (нулевому) входу регистра б.

Счетный вход счетчика 10 соединен с выходом переноса счетчика 2. Выход переноса счетчика 10 подключен к «1» входу регистра

25 11 и к «О» входу регистра 12. «1» выход регистра П подключен к лампочке 18 «Контроль окончен». «1» выход регистра 12 подключен к одному из двух входов схемы 14 совпадения.

Второй вход схемы 14 совпадения подключен

30 к шине 15 синхронизирующих импульсов.

341087

Выход схемы 14 соединения соединен со счетным входом счетчика 1. Шина «Пуск» 16 подключена к «1» входу регистра 12 и к «О» входам счетчиков 1, 2, 10 и регистра П, а также ко второму входу собирательной схемы 4.

«1» выходы разрядов счетчиков 1 и 2 адреса соединены со входами адреса накопителя 8.

Шины «Обращение» 17 и «Запись» 18 подключены к соответствующим входам накопителя 8.

На чертеже представлена схема контроля для одного разряда числа. Для р разрядов числа необходимо включить в схему соответственно р схем 9 совпадения и р регистров 5 числа, а «О» вход регистра 6 подключить к одной из схем 9, принадлежащей контролируемому разряду числа.

Устройство работает следующим образом.

С приходом сигнала пуск по шине 16 счетчики 1, 2, 10 и регистр 11 устанавливаются в

«О» состояние, а регистры 12 и 5 — в «1» состояние. Синхронизирующие импульсы с шины

15 через схему 14 совпадения поступают на счетный вход счетчика 1. В накопитель 8 подаются сигналы «Обращение» по шине 17 и «Запись» — по шине 18; при этом по возрастающим адресам накопителя 8 запишутся «1» коды с регистра 5. Сигнал переноса со счетчика

1 через элемент 7 устанавливает в «1» регистр 6. Импульс переноса со счетчика 2 устанавливает в «1» одноразрядный счетчик 10.

К тому времени по всем адресам накопителя

8 будут записаны «1» коды по контролируемым разрядам числа. С установкой в «1»счетчика 10 начинается непосредственная проверка накопителя 8 тестом «Дождь», так как «1» выход счетчика 10 открывает по второму входу схему 9 совпадения.

Код числа, считываемый из очередного адреса накопителя 8, через схему 9 совпадения йоступает на счетный вход регистра 5, складывается по модулю 2 со старым кодом, поступает с «1» выхода регистра 5 на накопитель 8 и записывается по этому же адресу. В устройстве (см. чертеж) предполагается, что накопитель 8 при каждом обращении с признаком «Запись» выдает на выход импульсные коды числа, записанного ранее по данному адресу и записывает новое число с регистра 5 по этому же адресу.

Если же накопитель 8 не может работать одновременно в режиме «Запись — Чтение» по одному обращению, либо элементы устройств

8, 9, 5 не обладают достаточным быстродействием для такой работы, то можно организовать проверку накопителя 8 тестом «Дождь» с двукратным обращением по каждому адресу с признаками «Чтение» и «Запись», Зти признаки можно сформировать при помощи одноразрядного счетчика, используя сигналы с выхода схемы 14 совпадения, и подаватьэти признаки на накопитель с учетом состояния счетчика 10.

Отметим, что тест «Дождь» начинается с нулевого состояния счетчиков 1 и 2 адреса (с нулевог кода адреса накопителя 8) и при

5 ю

15 г0

25 зо

«1» состоянии регистра 5. Первая же считанная из накопителя 8 «единица» числа установит регистр б в «О» состояние и запретит прохождение сигнала переноса на счетчик 2 через схему 8 совпадения. Тем самым тест

«Дождь» будет организован в той зоне накопителя 8, старшие разряды кода адреса которой равны нулю, а младшие изменяются от

«О» до последнего состояния счетчика 1.

Так как в начале теста «Дождь» регистр 5 находился в «1» состоянии, то первой инвариантной ячейкой будет ячейка со старшим адресом в пределах указанной зоны (последнее состояние счетчика 1). С каждым малым периодом (время, в течение которого в инвариантной ячейке находится инвариантная «единица») адрес инвариантной ячейки будет уменьшаться на единицу. И пока инвариантная «единица» будет находиться вячейках с адресами, отличными от нулевого, на один импульс переноса со счетчика 1 не пройдет на вход счетчика 2, потому что в любом кадре, т. е. в пределах от одного импульса переноса со счетчика 1 до другого, устанавливающих регистр 6 в «1», найдется хотя бы одна

«единица» числа (инвариантная) из накопителя 8, которая «сбросит» регистр 6 в «О».

Таким образом, инвариантная «единица» пройдет по всем адресам и переместится в ячейку с нулевым адресом.

Рассмотрим работу схемы в последнем кадре, при котором во всех ячейках накопителя

8 будут нулевые коды, кроме ячейки с нулевым адресом, где будет код, равный «1».

Перед началом этого кадра сигнал переноса со счетчика 1 задерживается на элементе 7 задержки. Время задержки выбрано таким образом, чтобы задержанный сигнал поступал на «1» вход регистра б только после прихода на «О» вход регистра б кода числа, считанного на нулевой ячейки вышеуказанной зоны накопителя. Поскольку из других ячеек накопителя 8 коды, равные «1», не считываются в этом кадре, то регистр б, установленный в «1» состояние импульсном переноса в начале кадра (после опроса нулевого адреса) останется в состоянии «1» до конца кадра, и следующий импульс переноса со счетчика 1, пройдя схему 8 совпадения, увеличит на 1 состояние счетчика 2 и установит регистр 5 в «1».

Таким образом, сигнал переноса со счетчика 1, прошедший схему 8 совпадения является сигналом окончания контроля в данной зоне накопителя 8. С этого момента начинается тест «Дождь» в следующей зоне накопителя аналогично предыдущей.

После прохождения теста «Дождь» по всем зонам (число их определяется счетчиком 2) возникает сигнал переноса со счетчика 2, являющийся сигналом окончания полной проверки накопителя 8. При этом счетчик 10 устанавливается в «О», регистр 11 — в «1» и фиксирует на сигнальной лампочке 18 «Контроль окончен», а регистр 12 устанавливается в «0» и останавливает работу схемы.

341087

Предмет изобретения

Составитель Е. Иваиеева

Техред Т. Ускова

Корректор Т. Миронова

Редактор А. Батыгин

Заказ 2173/10 Изд. № 930 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Устройство для контроля оперативных накопителей, содержащее счетчик адреса, соединенный с адрссными входами накопителя, регистры числа, подключенные к числовым входам накопителя, логические схемы, элементы задержки, схемы фиксации ошибки, регистры управления и контроля и одноразрядный счетчик, отличающееся тем, что, с целью сокращения времени контроля, в нем выход счетчика младших разрядов адреса через элемент задержки подключен ко входу регистра управления, другой вход которого соединен через первую схему совпадения с выходом накопителя, а выход регистра управления подключен ко входу второй схемы совпадения, другой вход которой соединен с выходом счетчика младших разрядов адреса, а выход которой подключен ко входу регистра числа через сборку и непосредственно ко входу счетчика старших разрядов адреса, выход которого соединен со

10 входом одноразрядного счетчика, выходы которого подключены соответственно ко входу первой схемы совпадения и ко входу регистра контроля;

Устройство для контроля оперативных накопителей Устройство для контроля оперативных накопителей Устройство для контроля оперативных накопителей 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх