Бсеоуюзнля iолте^иво-г^шнпкд^ni^r- yi«^x4-.4»lf а1- efiujihotclia
О П И С А Н И Е 316122
ИЗОВРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Соввтсиих
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 12.V.1970 (Xo 1436272/18-24) с присоединением заявки №
Приоритет
Опубликовано 01.Х.1971. Бюллетень № 29
Дата опубликования описания 29.Х.1971
МПК G 1lc 29/00
Комитет по делам изобретений и открытий при Совете Мииистров
СССР
УДК 681.827.6 (088.8) Авторы изобретения
P. В. Смирнов, А. П. Чугунов и Г. В. Виталиев
Заявитель
ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ПОСТРАНИЧНОЙ ЗАЩИТОЙ
ПРИ ОБРАЩЕНИИ 1(АДРЕСАМ
Изобретение относится,к области запоминающих устройств и, в частности, к запоминающим устройствам с постраничной защитой памяти.
Известны запоминающие устройства, в которых осуществляется постраничная защита памяти. Недостаток известных устройств состоит в том, что к памяти ключей защиты предъявляются стовышенные требования по быстродействию.
Предлагаемое запоминающее устройство с защитой при обращении к адресам отличается от известных тем, что оно содержит схему поразрядного сравнения, один вход которой присоединен к шине кода адреса, второй вход подключен к выходу регистра адреса, а выход — к управляющему входу регистра адреса и входу памяти ключей защиты.
Это позволяет повысить быстродействие и надежность устройства за счет понижения ча".тоты обращений к,памяти ключей защиты.
На чертеже приведена блок-схема запоминающего устройства с постраничной защитой при обращении к адресам.
Устройство содержит блок 1 управления обращениями, блок 2 основной памяти, шины
8 кода ключа, выходные шины 4 памяти ключей защиты 5, регистр адреса б, шины 7 кода адреса и схему 8 поразпядного сравнения.
Блок управления обращениями подсоединен управляющими входами к шине кода ключа и выходным шинам памяти ключей заи;пты.
Память ключей защиты 5 соеди епа с регистром адреса 6, ко входу которого подкл.о«ены шины 7 кода адреса. Схема 8 поразрядного сравнения одним входом присоединена к шинам кода адреса, вторым входом — к выходу регистра адреса, а выход ее соединен с управляющим входом регистра адреса и входом памяти ключей защиты.
10 Устройство работает следуюгцим образом.
По шинам 7 код адреса памяти ктпочей загциты поступает на вход регпстра адреса 6 и один из входов схемы 8 поразрядного сравнения, на другой вход которой поступает код, 15 хранящийся на регистре адреса. Если адрсс, поступивший с шин 7, совпадает с адресом, поступившим с регистра адреса, на вы.;.оде 8 схемы поразрядного сравнения вырабатывается сигнал, запрещающий обращение к памя20 ти ключей защиты, который поступает на управляющие входы регистра адреса 6 и вход памяти ключей защиты 5. При этом в качестве ключа защиты используется информация, сохраняющаяся на регистре числа памяти
25 ключей защиты от предыдущего обращения.
Если же эти адреса Hp. совпадают, то разрешается обра:цение к памяти ключей защитьь
Код, выбранный из памяти ключей защиты, по шинам 4 поступает»а управляющий вход бло30 ка 1 управления обращениями. При совпадении кода ключа защиты и кода ключа, посту316122
Составитель М. Привалов
Редактор Б. С. Панкина Те..ред А. Л. Камышникова Корректор О. С. Зайцева
Заказ 3039/!3 Изд. М 1297 Тираж 473 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 пающего по шинам 8, разрешается обращение Б блок 2 основной памяти.
Таким образом, быст1родействие устройства повышается за счет сохранения информации на регистре числа памяти ключей защиты при обращении в ту же страницу основной памяти. Надежность устройства повышается за счет уменьшения частоты обращений в память ключей защиты.
Предмет изобретения
Запоминающее устройство с постраничной защитой при обращении к адресам, содержащее блок управления обращениями, соединенHbIH с блоком основной оперативной памяти, блоком памяти ключей защиты, и регистр адреса, соединенный с блоком памяти ключей защиты, отличающееся тев1, что, с целью увеличения надежности и повышения быстродействия, оно содержит схему поразрядного сравнения, один вход которой присоединен к шине кода адреса, второй вход подключен к выходу регистра адреса, а выход ее соединсн с управляющим входом регистра адреса и входом блока памяти ключей защиты.
