Устройство для защиты памяти

3064бЗ

Союз Советских

Социалистических

Республик

Зависимое от авт. свнде-,ельства №вЂ”

МПК 6 06f 11/00

Заявлено 31 V11.1968 (№ 1262344/18-24) с присоединением заявки ¹â€”

Приоритет—

1

I Опубликовано 11Л 1,1971. Бюллетень ¹ 19 ! Дата опубликования описания ОЗХН1.1971

Комитет по делам изобретений и аткпытий пои Совете Мииистров

СССР

УДK 681.326.7(088.8) Авторы изобре-.ения

Г. Е. Овсепян и А. Г.

Заявитель

УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ПАМЯТИ

Предлагаемое устройство относится и области вычислительной техники и может быть применено в устройствах защиты динамически распределенной памяти цифровых вычислительных машин.

Известны устройства для защиты памяти, содержащие регистры, дешифраторы и логические схемы.

Недостатком известных устройств является готеря времени при каждом обращении к памяти, обусловленная необходимостью проверки адреса на условие нарушения защиты.

Предлагаемое устройство отличается от известных тем, что в нем выходы базовых регистров соединены с первым входом регистра адреса оперативной памяти, второй вход которого соединен с первым выходом адресной части регистра команд, второй выход которой соединен со входом базовой части адреса, выходы которого соединены со вторыми входами базовых регистров. Первый вход базовых регистров соединен с первым выходом оперативной памяти, первый выход регистра адреса оперативной памяти соединен с первым входом дешифратор а адреса оперативной памяти, второй вход которого соединен с выходом клапана обращения. Первый вход последнего соединен с выходом клапана блокировки защиты, а второй вход подключен к шине обращения к оперативной памяти.

Первый вход клапана блокировки защиты соединен с шиной блокировки защиты управляющей области, а его второй вход соединен с первым выходом схемы «ИЛИ», входы которой соединены с выходами дешифратора защищенных страниц. Вход этого дешифратора соединен со вторым выходом регистра адреса оперативной памяти. Второй выход схемы «ИЛИ» соединен с первым входом кла10 пана нарушения защиты, второй вход которого соединен с выходом схемы «НЕ», вход которой связан с шиной блокировки защиты управляющей области. Выход дешифратора адреса оперативной памяти соединен со вхоl5 дом оперативной памяти, второй выход которой соединен со входом адресной части регистра команд. Это позволяет устранить недостатки прототипа.

20 Это позволяет избежать потери времени на проверку нарушения защиты при обращениях к памяти.

На чертеже приведена функциональная схема устройства.

25 Базовые регистры 1 предназначены для хранения начальных адресов страниц памяти, связаны по первому входу с управляющей областью (УО) оперативной памяти 2, по второму входу — с 2" выходами дешифратора

Зо базовой части адреса 3, а по выходу — со

306463

65 старшими разрядами регистра адреса оперативной памяти (РгАОП) 4.

Адресная часть регистра команд 5 предназначена для хранения условных адресов и по входу связана с рабочей областью (РО) оперативной памяти 2; по первому выходу смещение P (младшие l разрядов) связано с младшими разрядами регистра 4, а по второму выходу базовая часть В (старшие k разрядов) связана с дешифратором базовой части адреса 8.

Дешифратор базовой части адреса 8 предназначен для выбора базового регистра 1, номер которого записан в базовой части адреса В регистра 5, и по входу связан с частью

В регистра 5, а по выходу с базовыми регистрами 1.

Регистр 4 предназначен для образования физического адреса с дальнейшим обращением по этому адресу, и по первому входу старшие r разрядов связаны с базовыми регистрами 1, по второму входу младшие l разрядов — с частью P регистра 5. По первому выходу регистр 4 связан с дешифратором адреса оперативной памяти 6, а по второму выходу старшие r разрядов связаны с дешифратором защищенных страниц.

Дешифратор адреса оперативной памяти б предназначен для выбора ячейки памяти, номер которой записан в регистре 4 и по первому входу связан с регистром 4, по второму входу — с клапаном обращения 7, а по выходу — с оперативной памятью 2.

Дешифратор 8 защищенных страниц на т выходов предназначен для выбора страниц, входящих в защищенную УО памяти 2 и по входу связан со старшими разрядами регистра 4, а по выходу — со схемой «ИЛИ» 9.

Схема «ИЛИ» 9 на т входов предназначена для выработки сигнала о наличии в регистре адресов, входящих в УО оперативной памяти 2, и по входу связана с дешифратором 8, по первому выходу — с клапаном (двухвходовая схема «И») блокировки защиты 10, а по второму выходу — с клапаном нарушения защиты 11.

Клапан блокировки защиты 10, предназначен для выработки разрешения обращения к УО оперативной памяти 2 при подаче сигнала «Блокировка защиты УО» и по первому входу связан с сигналом «Блокировка защиты УО», по второму входу — с выходом схемы «ИЛИ» 9, а по выходу — с клапаном обращения 7.

Клапан обращения 7 предназначен для выработки обращения к оперативной памяти при подаче сигнала «Обращение к ОП», если не нарушена защита, и по первому входу связан с клапаном блокировки защиты 10, по второму входу — с сигналом «Обращение к ОП», а по выходу — с дешифратором адреса оперативной памяти 6.

Клапан нарушения защиты 11 предназначен для выработки сигнала «Нарушение защиты» и по первому входу связан со схемой

1О

15 го

«ИЛИ» 9, по второму входу — со схемой

«НЕ» 12, а по выходу — с системой прерывания машины, куда подается сигнал «Нарушение защиты».

Схема «НЕ» 12 предназначена для инвертирования сигнала «Блокировка защиты», по входу связана с сигналом «Блокировка защиты», а по выходу — с клапаном нарушения защиты 11.

Оперативная память 2, которая состоит из управляющей (УО), и рабочей (PO) областей, предназначена для хранения управляющих и рабочих программ и IIO входу связана с дешифратором б. По первому выходу

УО связана с базовыми регистрами l, а по второму выходу PO — с адресной частью регистр а ком а нд.

Устройство работает следующим образом.

Перед началом решения данной программы в базовые регистры 1 программа-диспетчер, записанная в УО оперативной памяти 2, заносит начальные адреса страниц, отведенных решаемой программе.

B ходе решения программы в дешифратор 8 заносятся условные адреса, по которым нужно произвести обращение к памяти.

Проиндексированный условный адрес

А = В 2 + P + (J) I mod 2 - = В - 2 + Р, где (1) — содержимое индекс-регистра с номером 1.

По значению В дешифратор базовой части 8 выбирает один из 2" базовых регистров Кд . Физический адрес Аф образуется в регистре 4, в старшие r разрядов которого засылается содержимое выбранного базового регистра Кд, а в младшие l разрядов— смещение P из регистра 5.

Аф — гв 2 + Р, где г, — содержимое базового регистра

rs"

К УО оперативной памяти 2, содержащей целое число страниц, можно произвести обращение, если подается сигнал «Блокировка защиты». Если в регистре находится адрес, входящий в одну из страниц УО, дешифратор

8 вырабатывает сигнал, который, пройдя через схему «ИЛИ» 9, поступает на вход клапанов 10 и 11. Если подан сигнал «Блокировка защиты» (при работе управляющих программ и в некоторых других специальны.; случаях), сигнал «Обращение к ОП», пройдя через клапан 7 производит обращение по адресу в регистр 4. При этом сигнал «Нарушение защиты» не вырабатывается, так как на вход клапана 11 сигнал «Блокировка защиты УО» подается через схему «НЕ» 12.

Если же сигнала «Блокировка защиты УО» нет, обращение к памяти не происходит (заперты клапаны 10 и 7) и клапан ll вырабатывает сигнал «Нарушение защиты», так как на выходе схемы «НЕ» 12 есть сигнал. Защита памяти осуществляется благодаря соблюдению следующего условия: в базовых реги306463

1 .1 страх могут находиться либо начальные адреса страниц, выделенных под данную программу, либо адреса страниц, входящих в УО оперативной памяти 2 (например, нули, если пулевая страница входит в УО) .

Ошибка программы может привести к обращению либо к своим страницам, либо к защищенным страницам УО оперативной памяти 2. При этом вырабатывается сигнал

«Нарушение защиты».

Предмет изобретения

Устройство для защиты памяти, содержащее регистры, дешифраторы, оперативную память, логические схемы «И», «ИЛИ», «НЕ», отличающееся тем, что, с целью повышения быстродействия и сокращения оборудования, в нем выходы базовых регистров соединены с первым входом регистра адреса оперативной памяти, второй вход которого соединен с первым выходом адресной части регистра команд, второй выход которой соединен со входом базовой части адреса, выходы которого соединены со вторыми входами базовых регистров, первый вход которых соединен с первым выходом оперативной памяти, первый выход регистра адреса оперативной памяти соединен с первым входом дешифратора адреса оперативной памяти, второй вход которого соединен с выходом клапана обращения, первый вход которого соединен с выходом клапана блокировки защиты, второй вход которого подсоединен к шине обращения к оперативной памяти, первый вход клапана блоки10 ровки защиты соединен с шиной блокировки защиты управляющей области, а его второй вход соединен с первым выходом схемы

«ИЛИ», входы которой соединены с выходами дешифратора защищенных страниц, вход

15 которого соединен со вторым выходом регистра адреса оперативной памяти, второй выход схемы «ИЛИ» соединен с первым входом клапана нарушения защиты, второй вход которого соединен с входом схемы «НЕ», 20 вход которой связан с шиной блокировки защиты управляющей области, выход дешифратора адреса оперативной памяти соединен со входом оперативной памяти, второй выход которой соединен со входом адресной части ре25 гистра команд.