Запоминающее устройство

Авторы патента:

G11C11/08 - многодырочных, например трансфлюксоров пластин с несколькими отдельными многодырочными элементами памяти (G11C 11/10 имеет преимущство; использование пластин с несколькими отверстиями, в которых каждое отверстие образует отдельный элемент памяти G11C 11/06)

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВЙДЕТЕЛЬСТВУ

206903

Сопа Соввтскив

Социалистическил

Республин

Зависимое от авт. свидетельства ¹

3 явлено 29.Х.1966 (№ 1110554/26-24) Кл. 42m, 14

21а>, 37,04 с присоединением заявки ¹

Приоритет

Опубликовано 08.Х11,1967. Бюллетень № 1

Дата опубликования описания 6.II.1968

МГ1К С 061

Н 03k

УД К 681.142.07 (088,8) комитет по делам иаобретеиий и открытий при Совете Мииистров

СССР

Автор изобретения

Д. Г. Нисневич

Заявитель

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1. Логическая «1» вЂ” 10.

2. Логический «О» вЂ” 01.

С помощью распределителя 1 чисел выход формирователя записи 8 подключается непосредственно к шине 3 записи «О» и через схему задержки 9 к шине 4 записи «1» выбранной числовой линейки. Запись информации осуществляется в два такта. В первом такте импульс тока проходит по соответствующей числовой шине 8 записи «О», осуществляя стирание информации в данной числовой линейке; во втором такте им пульс тока записи проходит по соответствующей числовой шине

4 записи «1» и последовательно через разрядные шины 5 запрета «1» или разрядные шины 6 запрета «О» матрицы, подключенные кодо20 вым распределителем согласно заданному коду.

Достоинством описываемого устройства является то, что в нем обеспечивается строгое соответствие амплитуды TGK3 В шинах записи

25 «1» и запрета и совпадение этих сигналов во времени.

Кроме того, в такой схеме необходима» амплитуда импульса тока записи значительно ниже, 1ем у схем с параллельным запре30 том.

Известные запоминающие устройства на трансфлюксорах, управляемые неограниченI;hD1H токами, содержат числовые шины записи «О», числовые шины записи «1», выходы которых для каждой матрицы обьединены в общую точку, разрядные шины запрета «1», разрядные шины запрета «О» и кодовый преобразователь.

Отличием предлагаемого устройства является то, что общая точка всех числовых шип записи «1» матрицы через кодовый распределитель подключена к разрядной шине запрета

«О» или разрядной шине запрета «1», причем выходы обеих шин запрета каждого разряда объединены в общую точку, подключенную через кодовый распределитель к шине запрет а «О» или шине запрета «1» следующего разряда.

Это повышает надежность устройства, упрощает его и снижает необходимую амплитуду импульса записи.

На чертеже изображена принципиальная схема предложенного устройства.

Устройство содержит распределитель 1 чисел, собственно запоминающее устройство 2 на транс(рлюксорах, числовь1е шины 8 записи

«0», числовые шины 4 записи «!», разрядные шины 5 запрета «1», разрядные шины 6 запрета «О», кодовый распределитель 7, формирователь записи 8 и схему задержки 9.

Информация в рассматриваемом устройстве представляется активным сигналом «Q».

206903

Предмет изобретения

Составитель В. Щеглов

Редактор Е. В. Семанова Техред Л. Я. Бриккер

Корректоры: 3. И. Тарасова и Г. И. Плешакова

Заказ 4679/!7 Тираж 530 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2

Запоминающее устройство на трансфлюксорах, управляемое неограниченными токами, содержащее числовые шины записи «0», числовые шины записи «1», выходы которых для каждой матрицы объединены в общую точку, разрядныс шины запрета «1», разрядные шины запрета «О» и кодовый преобразователь, отличающееся тем, что, с целью повышения надежности устройства, упрощения его и снижения необходимой амплитуды импульса тока записи, общая точка всех числовых шин за. писи «1» матрицы через кодовый распределитель подключена к разрядной шине запрета

5 «О» или разрядной шине запрета «1», причем выходы обеих шин запрета каждого разряда объединены в общую точку, подключенную через кодовый распределитель к шине запрета

«О» или шине запрета «1» следующего раз10 ряда.