Система передачи данных сжатой блочной кодовой последовательностью
Полезная модель относится к электронной технике, а именно к вычислительной технике - системам передачи кодированной информации в виде двоичных сигналов. Техническим результатом полезной модели является простота реализации с одновременным уменьшением времени передачи текстовой информации. Для решения поставленной задачи предлагается система передачи данных сжатой блочной кодовой последовательностью содержащая кодирующее устройство и декодирующее устройство, отличающаяся тем, что кодирующее устройство содержит входную шину кодовой последовательности, восьмиразрядный регистр, первый и второй элементы «НЕ», первый и второй мультиплексоры, первую и вторую схемы управления, тактовый генератор, делитель частоты и выходную шину второго-восьмого разрядов, также выходные шины первого и второго маркеров со следующими соединениями: входная шина соединена с восьмиразрядным регистром, со второго - по восьмой разряды которого образуют выходную шины, а первый разряд соединен с входами первого и второго элементов «НЕ», с первыми входами первого и второго мультиплексоров, с третьим входом первой схемы управления и с вторым входом схемы управления, выход первой схемы управления соединен с пятым входом первого мультиплексора и со своим четвертым входом, выход второй схемы управления соединен с пятым входом второго мультиплексора и со своим четвертым входом, выход первой схемы «НЕ» соединен с вторым и третьим входом первого мультиплексора, а выход второй схемы «НЕ» с вторым и третьим входом второго мультиплексора и с вторым входом первой схемы управления и с третьим входом второй схемы управления, тактовый генератор первым выходом соединен с четвертыми входами первого и второго мультиплексора, а вторым выходом - с делителем частоты на два, первый выход которого соединен с входом управления восьмиразрядного регистра, а второй выход - с первыми входами обеих схем управления, выход первого мультиплексора является выходом первого маркера, а выход второго мультиплексора - выходом второго маркера; декодирующее устройство содержит входную информационную шину, шины первого и второго маркеров, демультиплексор, семиразрядный регистр, RS-триггер, смеху «И», тактовый генератор, делитель частоты на два, выходную двух-восьмиразрядную шину и выходную шины первого разряда со следующими соединениями: входная шина соединена с семиразрядным регистром, выход которого образует выходную со второго по восьмой разрядную шину, входные шины первого и второго маркеров объединены и соединены с первым входом демультиплексора, первый выход которого соединен с R-входом RS-триггера, второй выход - с его S-входом, а прямой выход RS-триггера соединен с первым входом схемы «И», тактовый генератор первым выходом соединен с втором - управляющим - входом демультиплексора, а первым выходом через делитель частоты на два - с управляющим входом семиразрядного регистра и со втором входом схемы «И», выход которой является выходом первого разряда декодирующего устройства; что точка объединения маркеров может быть как в кодирующей, так и в декодирующей частях устройств. 2 илл.
Полезная модель относится к электронной технике, а именно к вычислительной технике - системам передачи кодированной информации в виде двоичных сигналов.
Данная система предназначена для представления символов в виде двоичных чисел и может быть использована при передачи данных от одного компьютера на другой при сжатии кодовой последовательности.
Общей проблемой (задачей) передачи кодированной информации является повышение скорости передачи информации.
Известен патент РФ 
2386210 «Способ сжатия данных», способ сжатия данных осуществляется с помощью кодера. В первом блоке памяти и кодера хранятся предварительно записанные кодовые комбинации (KK1) с числом разрядов n, где n=2, 3, 4 
, представляющие собой полный набор возможных входных кодовых комбинаций (KK). Во втором блоке памяти кодера хранятся предварительно записанные кодовые комбинации KK2, однозначно соответствующие KK1, с числом разрядов, меньшим или таким же, как в KK1. Входной поток данных разделяют на KK с одинаковым числом разрядов n. KK последовательно вводят в кодер, идентифицируют путем сравнения с KK1, отображают соответствующий выходной кодовой комбинацией KK2. KK2 представляют собой последовательность групп с одинаковым числом разрядов n в каждой. Совокупное число кодовых комбинаций KK2-m n, где m=2, 3, 4 , n=1, 2, 3 Число последовательных групп KK определяют как mn-1 , mn-2 Разрядность KK2 в группе выравнивают за счет добавления незначащего нуля перед кодовой комбинацией.
Недостатком устройства по этому патенту является схемная сложность, что затрудняет его применение, также не может передавать наборов кодовых комбинаций объединенных, маркером.
Известен патент РФ 2168857, «Способ и устройство сжатия кодируемой последовательности из символов упорядоченного m-ичного алфавита в кодированную последовательность двоичных символов». Способ заключается в предварительном формировании аппроксимирующих кодируемых последовательностей (АКмП), их кодировании, определении и сравнении длины каждой аппроксимирующей кодированной последовательности (АКмП) с предварительно заданной предельно допустимой длиной, стирании АКмП, для которых длины соответствующих им АКмП превышают предельно допустимую длину, выборе из оставшихся АКмП наиболее близкой к кодируемой последовательности и принятии ее в качестве кодированной последовательности двоичных символов. Устройство для осуществления способа состоит из блока идентификации, блока вычисления статистических параметров, первого и второго блоков нормализации, первого, второго и третьего регистров нормализующего сдвига, первого и второго регистров правого сдвига, вычитателя, компаратора, первого, второго и третьего блоков коммутации, сумматора, первого и второго блоков памяти параметров кодирования, регистра кодового интервала, первого и второго регистров левого сдвига, регистра нижней границы кодирования, а также из вновь введенных блока памяти кодируемой последовательности, блока памяти АКмП, коммутатора, блока выбора, блока памяти АКмП, блока сравнения, блока памяти предельно допустимой длины. Технический эффект, достигаемый при их реализации, состоит в уменьшении времени передачи кодированной последовательности по каналу связи с одновременным уменьшением требуемого объема памяти устройств хранения кодированной последовательности.
Его недостатком является еще большая схемная сложность, что повышает его стоимость и снижает надежность, также проблематичность при передаче данных блочной кодовой последовательностью.
Известен широко применяемый американский стандартный код AS СП для обмена информацией в виде двоичных чисел, предназначенный для представления текстовой передачи данных между компьютерам - ПРОТОТИП.
Данный код относится к группе первичных кодов, т.к. в нем каждая кодовая комбинация является разрешенной [2]. Кроме этого, данный код является равномерным, т.к. все кодовые комбинации имеют одинаковую длину [1]. Все кодовые комбинации этого кода являются 8-и битными. Основание кода, т.е. количество значений, которое может принимать каждый бит [1], равно двум.
Следует заметить, что данный код является безрегистровым. Регистр - это совокупность знаков алфавита, объединенных по какому-либо признаку [1]. Примером регистрового кода является код МТК-2, в котором организовано 3 регистра. Таким образом, знаки разных регистров кодируются одной кодовой комбинацией [1]. В коде ASCII каждая кодовая комбинация определяет какой-либо свой отдельный символ.
Техническим результатом полезной модели является простота реализации с одновременным уменьшением времени передачи текстовой информации.
Для решения поставленной задачи предлагается система передачи данных сжатой блочной кодовой последовательностью содержащая кодирующее устройство и декодирующее устройство, отличающаяся тем, что кодирующее устройство содержит входную шину кодовой последовательности, восьмиразрядный регистр, первый и второй элементы «НЕ», первый и второй мультиплексоры, первую и вторую схемы управления, тактовый генератор, делитель частоты и выходную шину второго-восьмого разрядов, также выходные шины первого и второго маркеров со следующими соединениями: входная шина соединена с восьмиразрядным регистром, со второго - по восьмой разряды которого образуют выходную шины, а первый разряд соединен с входами первого и второго элементов «НЕ», с первыми входами первого и второго мультиплексоров, с третьим входом первой схемы управления и с вторым входом схемы управления, выход первой схемы управления соединен с пятым входом первого мультиплексора и со своим четвертым входом, выход второй схемы управления соединен с пятым входом второго мультиплексора и со своим четвертым входом, выход первой схемы «НЕ» соединен с вторым и третьим входом первого мультиплексора, а выход второй схемы «НЕ» с вторым и третьим входом второго мультиплексора и с вторым входом первой схемы управления и с третьим входом второй схемы управления, тактовый генератор первым выходом соединен с четвертыми входами первого и второго мультиплексора, а вторым выходом - с делителем частоты на два, первый выход которого соединен с входом управления восьмиразрядного регистра, а второй выход - с первыми входами обеих схем управления, выход первого мультиплексора является выходом первого маркера, а выход второго мультиплексора - выходом второго маркера; декодирующее устройство содержит входную информационную шину, шины первого и второго маркеров, демультиплексор, семиразрядный регистр, RS-триггер, смеху «И», тактовый генератор, делитель частоты на два, выходную двух-восьмиразрядную шину и выходную шины первого разряда со следующими соединениями: входная шина соединена с семиразрядным регистром, выход которого образует выходную со второго по восьмой разрядную шину, входные шины первого и второго маркеров объединены и соединены с первым входом демультиплексора, первый выход которого соединен с R-входом RS-триггера, второй выход - с его S-входом, а прямой выход RS-триггера соединен с первым входом схемы «И», тактовый генератор первым выходом соединен с втором - управляющим - входом демультиплексора, а первым выходом через делитель частоты на два - с управляющим входом семиразрядного регистра и со втором входом схемы «И», выход которой является выходом первого разряда декодирующего устройства; что точка объединения маркеров может быть как в кодирующей, так и в декодирующей частях устройств.
На фиг. 1 приведена структурная электрическая схема кодера передачи данных, на фиг. 2 - декодера, на которых изображено (на фиг. 1): 1 - восьмиразрядный регистр, 2 и 3 - первый и второй элементы «НЕ» (инверторы) соответственно, 4 и 5 - первый и второй мультиплексоры, 6 - схема управления первым мультиплексором, 7 - схема управления вторым мультиплексором, 8 -делитель частоты, 9 - тактовый генератор; (на фиг. 2): 10 - семиразрядный регистр, 11 - демультиплексор, 12 - RS-триггер, 13 - схема «И», 14 - тактовый генератор, 15 - делитель частоты на 2.
Схема на фиг. 1 имеет следующие соединения. Входная кодируемая кодовая последовательность соединена с восьмиразрядным регистром 1, выход первого разряда которого соединен с входом схем «НЕ»2 и 3, также - с первыми входами первого 4 и второго 5 мультиплексоров и еще соединен с третьим входом схемы управления бис вторым входом схемы управления 7, выход первой схемы «НЕ»2 соединен с вторым и третьим входами первого мультиплексора, а выход второй схемы «НЕ» 3 - с вторым и третьим входами второго мультиплексора 5 и с вторыми входами первого и второго мультиплексоров 6 и 7, тактовый генератор 9 первым выходом соединен с тактовыми четвертыми входами первого и второго мультиплексоров 4 и 5, вторым выходом соединен с делителем частоты 8, который первым выходом соединен с входом управления восьмиразрядного регистра 1, а вторым выходом - с первыми входами мультиплексоров 4 и 5, выходы которых образуют первый и второй выходы кодера, а второй-восьмой разряды восьмиразрядного регистра 1 - третий выход.
Схема на фиг. 2 имеет следующие соединения. Входная сжатая двоичная кодовая последовательность соединена с входами семиразрядного регистра 10,входы первого и второго маркера объединены и соединены с первым входом демультиплексора 11, первый и второй выходы которого соединены с S и R входами триггера 12 соответственно, прямой выход которого соединен с первым входом схемы «И» 13, тактовый генератор 14 первым выходом соединен с вторым входом демультиплексора 11, а вторым выходом - с делителем частоты 15, выход которого соединен с вторым входом схемы «И» 13 и с входом управления семиразрядного регистра 10, выходные разряды 2-8 его являются информационным выходом декодера - выход 2, а выход 1 декодера является его первым разрядом.
Описание работы кодирующего устройства.
В исходном состоянии на выходах схем управления мультиплексоров 6 и 7 действует логическая единица, которая подается на входы 5 обоих мультиплексоров 4 и 5 (MS) - синхронизирующие входы. Таким образом, оба мультиплексора готовы к работе. Кроме этого, единица с выходов схем управления подается на входы 4 этих же схем 6 и 7. Тем самым схемы управления 6 и 7 открыты для сигналов, которые поступают на их входы 3.
Исходная кодовая последовательность в параллельном коде поступает на вход восьмиразрядного регистра 1. Запись разрядов происходит под действием тактовых импульсов, которые поступают с делителя частоты 8 на 2 (выход 1). Допустим, первый разряд записанной восьмиразрядной кодовой комбинации равен единице. Этот сигнал поступает на вход 1 мультиплексора 4 и элемент «НЕ» 2, на выходе которого формируется ноль. Таким образом, на информационных входах 1 и 2 мультиплексора 4 сформируется маркер 10. Ноль, с выхода элемента «НЕ» 2 поступает на вход 3 мультиплексора 4, т.к. его входы 1 и 2 подключаются к выходу мультиплексора 4 только при сигналах 00 и 01, соответственно, на входах 3 и 4. Сигнал на вход 4 мультиплексора 4 поступает с выхода 1 тактового генератора 9. Сигнал с тактового генератора 9 подается с частотой в два раза больше, чем тактовая частота поступления кодовых комбинаций на вход кодера. Если на входах 3 и 4 мультиплексора 4, соответственно, поступает сигнал 00, то его вход 1 будет подключаться к его выходу. Если на входах 3 и 4 мультиплексора 4, соответственно, поступает сигнал 01, то вход 2 будет подключаться к его выходу. Таким образом, на выходе мультиплексора 4 сформируется сигнал 10 в последовательном коде. Так как сигналы на входы 3 и 4 мультиплексора 4 поступают с удвоенной частотой, то длительность единичного элемента на выходе будет в два раза короче, чем длительность единичного элемента входного сигнала. Сформированный сигнал на выходе мультиплексора 4 поступает на выход 1 кодера. Одновременно, на выход 3 кодера поступает семиразрядная кодовая комбинация с выхода восьмиразрядного регистра 1. Таким образом, на выходе кодера сформируется параллельная кодовая комбинация, у которой в качестве старшего разряда передается маркер вида 10 с укороченной длинной единичного элемента, а остальные разряды аналогичны исходной кодовой комбинации.
Одновременно единица с выхода старшей ячейки восьмиразрядного регистра 1 поступает на вход элемента «НЕ» 3. На выходе элемента «НЕ» 3 появится ноль, который поступает на вход 3 мультиплексора 5 и запирает его, т.к. он работает только при наличии сигнала единицы на входе 3. Таким образом, на выходе мультиплексора 5 не появляется посторонних сигналов, во время работы мультиплексора 4.
Единица из старшего разряда восьмиразрядного регистра 1 поступает на вход 3 схемы управления 6 мультиплексором 4, где записывается, подготавливая схему управления к запиранию мультиплексора 4.
Допустим, у второй кодовой комбинации, которая поступает на вход восьмиразрядного регистра 1 старший бит также равен единице. Она поступает на вход 3 схемы управления 6 мультиплексором 4, в результате чего на выходе схемы управления 6 появится ноль. Этот сигнал поступает на вход 4 схемы управления 6, и схема запирается и не зависимо от того, какой сигнал записывается в первую ячейку восьмиразрядного регистр 1, дальнейшего воздействия на схему управления 6 не происходит. Одновременно ноль, с выхода схемы управления 6 поступает на вход 5 мультиплексора 4, в результате чего мультиплексор запирается и на его выходе сигнала не будет. Таким образом, на выходе кодера сформируется семиразрядная кодовая комбинация.
Допустим, следующей в восьмиразрядный регистр записывается кодовая комбинация, у которой старший бит равен нулю. Так как мультиплексор 4 заперт, то в работу включается мультиплексор 5. Его работа аналогична работе мультиплексора 4. Отличием является то, что мультиплексор 5 работает только при наличии единицы на входе 3. Следовательно, на адресные входы 3 и 4 мультиплексора должны подаваться сигналы, соответственно, 10 и 11. В противном случае мультиплексор 5 работать не будет. На его выходе будет формироваться маркер вида 01.
Аналогично работает и схема управления 7 мультиплексором 5.
Пока работает мультиплексор 5 необходимо открыть мультиплексор 4, что бы подготовить его к работе, когда поступит кодовая комбинация с единицей в старшем разряде. Для этого, с выхода элемента «НЕ» 3 подается единица на вход 2 схемы управления 6 мультиплексором 4. Этот вход являются входом сброса для схемы управления 6 в исходное состояние. В результате на ее выходе появится единица. Она откроет вход 4 схемы управления 6, и подается на синхронизирующий вход 5 мультиплексора 4. Тем не менее, мультиплексор 4 работать не будет, так как на входе 3 действует единица. Эта единица будет действовать до тех пор, пока значение старшего разряда в восьмиразрядном регистре 1 не сменится на единицу.
Схемы управления 6 и 7 работают на основе тактовых импульсов, которые поступают на вход 1 от делителя частоты 8 на 2 (выход 2).
Делитель частоты 8 на 2 служит для понижения частоты, поступающей от тактового генератора 9 в 2 раза, с целью уравнивания частоты сигнала тактового генератора 9 и частоты поступления кодовых комбинаций на вход восьмиразрядного регистра 1.
Описание работы декодирующего устройства.
Сжатая двоичная последовательность поступает на входы 1 и два декодера. На вход 1 демультиплексора 11 в последовательном коде поступает объединенный маркер, а на вход 3 в параллельном коде - семиразрядная кодовая комбинация, которая записывается в семиразрядный регистр 10. Работает регистр 10 под действием тактовых импульсов, которые поступают с выхода делителя частоты 15.
Маркер поступает на вход 1 11 (DM). На его вход 2 поступает тактовая последовательность с выхода 1 тактового генератора 14. Тактовая частота предназначена для поочередного подключения входа 1 демультиплексора 11 к его выходам 1 и 2. Тактовая последовательность имеет тактовую частоту в два раза больше, чем частота поступления кодовых комбинаций на вход кодера. Таким образом, единичные элементы маркера распределяются по двум выходам демультиплексора 11.
Допустим, на выходах демультиплексора 11 образуется маркер вида 10. В результате работы демультиплексора 11 на его выходе 1 будет единица, а на выходе 2 - ноль. К выходам демультиплексора 11 подключен RS-триггер 12, выход 1 демультиплексора 11 подключен к входу S триггера 12, а выход 2 подключен к входу R. Так как на вход S подается единица, то триггер 12 опрокидывается в единичное состояние, т.е на выходе триггера 12 будет единица. Она в свою очередь подается на вход схемы «И» 13, которая играет роль ключа для подключения выхода делителя частоты 15 на 2 к выходу 1 декодера. Таким образом, тактовая последовательность с выхода делителя частоты 15 на 2 будет поступать на выход 1 схемы декодера. Длительность единичного элемента на выходе 2 декодера будет равна длительности информационного единичного элемента входной кодовой комбинации. Частота поступления единичных элементов на выход 1 равняется частоте поступления кодовых комбинаций на вход 3 декодера. Одновременно, с выхода семиразрядного регистра 10, в параллельном коде, кодовая комбинация считывается на выход 2 декодера. Таким образом, на выходе декодера сформируется исходная восьмиразрядная кодовая комбинация, с восстановленным старшим битом.
Если на вход 1 демультиплексора 11 снова поступит маркер 10, то состояние триггера 12 не изменится и на выходе 1 декодера, с каждым тактом, будет формироваться единица.
Если на выходах демультиплексора 11 образуется маркер вида 01, то единица появится на выходе 2 демультиплексора 11, которая поступит на вход R триггера 12. В результате триггер опрокинется в нулевое состояние и на его выходе появится ноль, который запрет схему «И» 13. Тогда тактовая последовательность на выход 1 декодера поступать не будет. Следовательно на выходе декодера будет формироваться восьмиразрядная кодовая комбинация, в которой старший разряд равен нулю.
Литература.
1. Копничев Л.Н., Сахарчук С.И. Телеграфия и оконечное оборудование документальной электросвязи. Учебник для техникумов. - М.: Радио и связь, 1990. - 320 с: ил.
2. Емельянов Г.
., Шварцман В.О. Передача дискретной информации: Учебник для вузов. - М.: Радио и связь, 1982. - 240 с, ил.
3. http://ascii.org.ru/ascii.pdf.
4. http://www.industrialnets.ru/files/misc/ascii.pdf.
5. http://your-hosting.ru/temis/m/mping/
6. Крухмалев В.В., Гордиенко В.Н., Моченов А.Д. Цифровые системы передачи: Учебное пособие для ВУЗов. Горячая Линия - Телеком, 2007. - 352 с: ил.
7. http://www.osp.ru/lan/1997/06/132850/
8. http://world.guns.ru/smg/brit/sten-r.html
9. http://quest.rebz.net/code.php
10. Д. Сэломон. Сжатие данных, изображений и звука - Москва: Техносфера, 2004. - 368 с.
| 11. | М. Вернер «Основы кодирования» - Москва: Техносфера, 2006. - 288 с. |
12. Ватолин Д., Ратушняк ., Смирнов М., Юкин В. Методы сжатия данных. Устройство архиваторов, сжатие изображений и видео. - М.: ДИАЛОГ-МИФИ, 2003. - 384 с.
13. http://www.stageco.ru/3746
14. Передача дискретных сообщений: Учебник для вузов / В.П. Шувалов, Н.В. Захарченко, В.О. Шварцман и др.; Под ред. В.П. Шувалова. - М.: Радио и связь, - 190 - 464 с: ил.
15. Сергиенко B.C., Баринов В.В. Сжатие данных, речи, звука и изображений в телекоммуникационных системах: Учебное пособие. - М.: ИП «РадиоСофт», 2012. - 360 с: ил.
16. Калабеков Б.А. Цифровые устройства и микропроцессорные системы: Учебник для техникумов связи. - Горячая линия-Телеком, 2003. - 336 с: ил.
1. Система передачи данных сжатой блочной кодовой последовательностью, содержащая кодирующее устройство и декодирующее устройство, отличающаяся тем, что кодирующее устройство содержит входную шину кодовой последовательности, восьмиразрядный регистр, первый и второй элементы "НЕ", первый и второй мультиплексоры, первую и вторую схемы управления, тактовый генератор, делитель частоты и выходную шину второго-восьмого разрядов, также выходные шины первого и второго маркеров со следующими соединениями: входная шина соединена с восьмиразрядным регистром, со второго по восьмой разряды которого образуют выходную шины, а первый разряд соединен с входами первого и второго элементов "НЕ", с первыми входами первого и второго мультиплексоров, с третьим входом первой схемы управления и с вторым входом схемы управления, выход первой схемы управления соединен с пятым входом первого мультиплексора и со своим четвертым входом, выход второй схемы управления соединен с пятым входом второго мультиплексора и со своим четвертым входом, выход первой схемы "НЕ" соединен с вторым и третьим входами первого мультиплексора, а выход второй схемы "НЕ" - с вторым и третьим входами второго мультиплексора, с вторым входом первой схемы управления и с третьим входом второй схемы управления, тактовый генератор первым выходом соединен с четвертыми входами первого и второго мультиплексоров, а вторым выходом - с делителем частоты на два, первый выход которого соединен с входом управления восьмиразрядного регистра, а второй выход - с первыми входами обеих схем управления, выход первого мультиплексора является выходом первого маркера, а выход второго мультиплексора - выходом второго маркера; декодирующее устройство содержит входную информационную шину, шины первого и второго маркеров, демультиплексор, семиразрядный регистр, RS-триггер, смеху "И", тактовый генератор, делитель частоты на два, выходную двух-восьмиразрядную шину и выходную шины первого разряда со следующими соединениями: входная шина соединена с семиразрядным регистром, выход которого образует выходную со второго по восьмой разрядную шину, входные шины первого и второго маркеров объединены и соединены с первым входом демуль-
типлексора, первый выход которого соединен с R-входом RS-триггера, второй выход - с его S-входом, а прямой выход RS-триггера соединен с первым входом схемы "И", тактовый генератор первым выходом соединен со вторым, управляющим, входом демультиплексора, а первым выходом через делитель частоты на два - с управляющим входом семиразрядного регистра и со втором входом схемы "И", выход которой является выходом первого разряда декодирующего устройства.
2. Система по п.1, отличающаяся тем, что точка объединения маркеров может быть как в кодирующей, так и в декодирующей частях устройств.
