Патент ссср 418971

1 Вон. г,э юз .:. .я

i Яф В я 1 ", :,.: .О@ЯД в

Ьа4дм0. о.!÷ 14l&A

4l 8971

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскими

Социалистимеских

Республик

Зависимое от авт. свидетельства X!

М. Кл. Н 03k 13/20

Заявлено 27.1Х.1971 (№ 1699881/26-9) с присоединением заявки М

Приоритет

Опубликовано 05.111.1974. В;оллетснь . е 9

Дата опубликовапнÄ o;II cHI!I, 25Л 11.197.

Государственный номнтет

Совета Мнннстров СССР ев делам нэобретеннй н OTKpblTHN

УДК 681.325(088.8) Авторы изобретения

В. E. Быков и В. И. Грубов

Заявитель

ПРЕОБРАЗОВАТЕЛЬ ИНТЕРВАЛА ВРЕМЕНИ В ЦИФРОВОЙ КОД

Изобретение относится к автоматике и вычислительной технике. Преобразователь может быть использован в различных аналого-цифровых комплексах, в частности в устройствах для преобразования интервала времени в двоичный код.

Известен преобразователь интервала времени в цифровой код, содержащий г-тактный генератор импульсов эталонной частоты, соединенный со входами п вентилей, выходы которых подключены к счетным входам п триггеров младших разрядов, нулевые и единичные выходы которых соединены со входами соответствующих схем «И», схемы «ИЛИ» и Tðèãrep старшего разряда.

Известное устройство не позволяет преобразовать временной интервал в двоичный код, в то время как во многих случаях ус.ройства

ВВТоМВТНКН и вычислительной техники 011=pHруют именно с двоичными числами. Поэтому для преобразования интервала времени в двоичный код с погрешностью квантования, в гг раз меньшей, описанный прототип требует подключения промежуточных преобразователей различных кодов в двоичный.

Предлагаемый преобразователь отличается тем, что, с целью уменьшения погрешности квантования, в него введена логическая схема

«ИЛИ вЂ” НЕ», через которую выходы схем

«ИЛИ» подключены к счетным входам триггера старшего разряда, а нулевые выходы и — 1-вого и п-ного триггеров младших разрядов подключены ко входам (2п — 1)-вой схемы «И». причем выходы схем «И» подключены ко входам каждой из т схем «ИЛИ», где т = 1, 2, 3... и п = 2 ", вход т + 1-вой схемы «ИЛИ» соединен с выходом (2n — 1)вой и 2 (и — 1) -вой схем «И».

Па чертеже представлена блок-схема уст10 ройства.

Устройство содержит п-тактный генератор импульсов эталонной частоты 1, вентили 2, триггеры младших разрядов 3, логические схемы «И» 4, логические схемы «ИЛИ» 5, логи15 ческую схему «ИЛИ вЂ” НЕ» 6, триггер старшего разряда 7.

Выходы п-тактного генератора импульсов эталонной частоты 1 через вентили 2 подключены к соответствующим счетным входам

20 триггеров младших разрядов 3, выходы которых подключены ко входам 2п — 1 логических схем «И» 4; при этом ко входам каждой схемы «И» 4 подключены нулевые и единичные выходы только двух триггеров младших

25 разрядов 3, кроме (2п — 1)-вой схемы «И» 4, ко входам которой подключены нулевые выходы n — 1-вого и и триггеров младших разрядов 3, а выходы схем «И» 4 соединены в группы по п и подключены ко входам т логи30 ческих схем «ИЛИ» 5 так, что Hà их выходах

418971

Зо

50 образуются младшие разряды двоичного числа, а ко входам т+ 1-вой схемы «ИЛИ» 3 подключены выходы только 2 (п — 1) -вой и (2и — 1)-вой схем «И» 5. Кроме того, выходы всех m - 1 логических схем «ИЛИ» 5 через логическую схему «ИЛИ вЂ” HE» б соединены со счетным входом триггера старшего разряда 7.

Работает предлагаемое устройство следующим образом.

Импульсы эталонной частоты f с выходов и-тактного генератора импульсов эталонной частоты 1, сдвинутые по фазе относительно г; друг друга на в течение временного ини тервала, ограниченного старт- и стоп-импульсами, через вентили 2 поступают на счетные входы соответствующих триггеров младших разрядов 3, где запоминаются. С выходов триггеров младших разрядов 3, ",åðñç схемы «И» 4 и «ИЛИ» 5 сигналы m + 1 младших разрядов двоичного кода через схему «ИЛИ вЂ” HE» 6 поступают на счетный вход триггера старшего разряда 7.

Выходы схем «И» 4 сгруппированы по п и подключены к соответствующим входам схем

«ИЛИ» 5 так, что на их выходах образуются сигналы, соответствующие т + 1 разрядам двоичного числа. Так, например, при поступлении импульса эталонной частоты на вход первого триггера младшего разряда 3 (на чертеже слева) единица через схему «И» 4, подключенную к нулевому и единичному выходам соответственно первого и второго триггеров младшего разряда 3, через схему «ИЛИ» 5 попадает на выход первого разряда.

Импульс, поступивший па выход второго триггера младшего разряда, изменяет его состояние, и единица снимается с выхода первого разряда, а через схему «И» 4, подключенную к пулевому и единичному выходам соответственно второго и третьего триггеров младшего разряда, и через вторую схему

«ИЛИ» 5 поступает на выход второго разряда и т. д.

С приходом импульса на п-ный триггер младшего разряда 3 (на чертеже справа), единица через схему «И» 4, подключенную только к нулевым выходам n — 1-ваго и п-ного триггеров младшего разряда и (т + 1)вую схему «ИЛИ» 5 поступает на выход

m + 1-ваго разряда, а так как во всех п триггерах младшего разряда записаны единицы и выход (2п — 1) -вой схемы «И» соединен только со входом т + 1-вой схемы «ИЛИ» 5, то все 2(п — 1) предыдущих схем «И» закрыты, и выходной сигнал на т выходах младших разрядов соответствует нулю.

При втором цикле работы эталонного генератора 1, т. е. при поступлении второго импульса на счетный вход первого триггера младшего разряда 3 этот триггер возвращается в исходное состояние, и единица поступает на выход первого разряда теперь уже через схему «И» 4, подключенную к единичному и нулевому выходам соответственно первого и второго триггеров младшего разряда.

Таким образом, при втором цикле работы генератора импульсов эталонной частоты 1 триггеры младших разрядов возвращаются в исходное состояние, и на выходах m t- 1-вых разрядов возникают единичные и нулевые сигналы двоичного числа, соответствующего сумме импульсов, поступивших на вход счетчика с генератора 1. С приходом второго импульса на т-ный триггер младшего разряда 3 единица снимается и с выхода (т + 1)-вого разряда, и на выходах всех т+ 1-вых разрядов сигнал соответствует нулю, а единица с младших разрядов через логическую схему

«ИЛИ вЂ” НЕ» переносится в триггер старшего разряда 7.

Предмет изобретения

Преобразователь интервала времени в цифровои код, содержащий п-тактный генератор импульсов эталонной частоты, соединенный со входами п вентилей, выходы которых подключены к счетным входам п триггеров младших разрядов, нулевые и единичные выходы которых соединены со входами соответствующих схем «И», схемы «ИЛИ», и триггер старшего разряда, отличающийся тем, что, с целью уменьшения погрешности квантования, в него введена логическая схема «ИЛИ вЂ” iE», через которую выходы схем «ИЛИ» подключены к счетным входам триггера старшего разряда, а нулевые выходы n — 1-вого и п-ного триггеров младших разрядов подключены ко входам (2п — 1) -вой схемы «И», причем выходы всех схем «И» подключены ко входам каждой из m схем «ИЛИ», где m = 1, 2, 3... и и = 2 ", вход т+1-вой схемы «ИЛИ» соединен с выходами (2п — 1) -вой и 2 (n — 1) -вой схем «И».

418971

Составитель А. Кузнецов

Техред 3. Тараненко

Коррсктор О. Тюрина

Редактор Б. Федотов

Типография, пр. Сапунова, 2

Заказ 1765/8 Изд. № 599 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, K-35, Раушская наб., д. 4/5