Патент ссср 416861
--т .х ""ев тзт.ты" т о б,„в-,,о
- -.- - ге 1 ""."--—
О Л И С А Н И Е 416861
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Соеетскмк
Социалистических
Республик
Зависимое от авт. свидетельства №
М. 1 л. К 0;3k 13,, 20
Заявлено 15.Х!1.1971 (¹ 1725080 26-9) с присоединением заявки №
Государственный комитет
Совета Ммнмстрон СССР но делам изобретений и открытий
Приоритет
Опубликовано 25.11.1974. Ьюллетспь, 7
УД!, 081.325(088.8) Дата опубликования описания 12Л II.!974
Авторы изобретения
О. А. Алексеев и В. И. )Куравлев
Заявитель
ПРЕОБРАЗОВАТЕЛЬ ВРЕМЕ К КОГО И КТВРВАЛА В КОД
Изобретение относится к преобразовате»!м аналоговых величин в цифровые, использусмы. 1в цифровых измерительных и управляющих системах, в частности к преобразователям малых временных интервалов одиночных импульсов |в цифровой код.
Известное устройство, содержащее в каждом разряде эталонную линию задержки, выход которой через схему совпадений связан со входом триггера, выход которого подключен к одному входу схемы несовпадения, другой вход которой соединен с выходом эталонной линии задержки, характеризуется низкой точностью.
Предлагаемое ус ройство для повышения точности содержит вспомогательную линию задержки, дополнительную эталонную линию задержки и ключ, причем вход эталонной линии задержки через вспомогательную линию задержки и дополнительную эталонную линию задержки подключен к одному входу ключа и к выходной клемме, другой вход ключа соединен с выходом схемы несовпадений, один из выходов которой подключс; к,входу дополнительной эталонной линии задержки.
На чертеже изображена функциональная схема одного разряда предлагаемого устройст ва.
Устройс f во содержит линии 1 и 2 задержки с временем задержки, равным «весу» данного разряда, схему совпадения 3, статический триггер 4, схему 5 несовпадений, вспомога5 тельную линию б задержки, ключ 7. Время задержки в линиях 1 н 2 первого разряда,преобразователя беретс:i равным половине мак сима. Ihlloil поз «ожной длительности измеряемых сигналов 7
10 Врем>, зад 1: i0 H,llliilill б iic ch(!лько оольше вре. яснп послед вательного срабатывани .
;.хем 3 и 4.
Если дли сльность измеряемого импульса мсньшс задержки каска IB, то входной cliI iià÷
15 по линиям задержки б и 2 проходит па вход следуюи;его каскада без преобразований и не меняет исходного нулевого состояния .риггера. Потенциал с выхода триггера, поданный на вход схемы несовпадения 5, нс пропускает
20 черсз нсе сигна ",, и 1 л|оч 7 разомкнут.
Если длительность измеряемого импульса больше времени задср:кки каскада, то напряжения на входе н выходе лини.. задержки 1 создадут условия срабатывания схемы совпа25 !с. ия 3, сигнал с выхода которой перебросит триггер 4 в единичное состояние. Линия задержки б задерживает прохождение сигнала через линию задержки 2 на время срабатывания схемы 3 IH триггера 4, исключая тем са30 мым влияние этих схем на точность измерс416861
Предмет изобретения
Составитель Л. 1(узнецов
Текред Г. Васильева 1(орректор И. Позняковская
Редактор T. Иванова
Заказ 1453,17 Изд Ж 504 Тираж 811 Подписное
LIHHHTIH Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, Я-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 ний. При этом задняя часть импульса,,проходящая с линии задержки 6 на вход, схемы 2, по запрещающему, входу не разрешает срабатывания схемы несовпадения 5, и ключ 7 остается на это время разомкнутым. Как только сигнал на входе линии задержки 2 исчезает, под действием единичного потенциала триггера 4 схема несо впадения 5 открывает ключ 7, за корачивая выход линии задержки 2 на землю. Таким образом, на вход следующего каскада про одит импульс, длительность которого будет равна ҄— Т.п, где T„— длительность импульса, поступившего на вход п-ого каскада, T,„, д,титсльнос1ь задержки
n-oro каскада, т. е. «вес» данного ра;ряда прсобразо вателя.
Состояние триггеров всех разрядов после прохождения импульса фиксирует код длительности импульса с точностью до «веса» младшего последнего разряда преобразователя.
Преобразователь временного интервала в код поразрядного кодирования, содержащий в каждом разряде эталонную линию задержки, выход которой через схему совпадений связан с входом триггера, выход которого подключен к одному входу схемы .несовпадения, другой вход которой соединен с выходом эталонной
10 линии задержки, отл и ч а ю щи и ся тем, что, с целью повышения точности, он содержит вспомогательную линию задержки, дополнитсльну1о эталонную J1IJJIHию задержки и ключ, причем вход эталонной линии задержки через
15 вснох1огательную лини1о задержки и дополнительную 3T3;IoIJIJv о лини1о задержки подключен к одному входу ключа и и выходной клемме, другой вход ключа соединен с выходом схемы несовпадс1гий, один из входов которой
20 подключен к входу дополнительной эталонной линии задержки.
