Патент ссср 411643

Авторы патента:

H03K19/094 - с использованием полевых транзисторов

Всесс: h з н

МТЕнт;„;нбп Р

ИЗОБРЕТЕНИЯ

4II643

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 07.IV.1972 (№ 1769065f26-9) с присоединением заявки №

Приоритет

Опубликовано 15.1.1974. Бюллетень № 2

Дата опубликования описания 27Л .1974

М. Кл. Н 03k il9/08

Государственнь и комитет

Совета Министров СССР на делам изобретений и открытий

УДК 681.325.65(088.8) Автор изобретения

Б. И. Рувинский

Заявитель

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ НА МОП-ТРАНЗИСТОРАХ

Изобретение относится к области вычислительной техники и микроэлектроники и может найти применение при построении дискретных интегральных схем на основе четырехтактных МОП-структур.

Известны логические элементы на МОПтранзисторах, содержащие две логические цепи, выход первой из которых соединен с истоком проходного транзистора, подключенного затвором к первой шипе тактовых импульсов, а стоком вЂ” к выходной шине логического элемента и к истоку нагрузочного транзистора, у которого сток и затвор соединены со второй шиной тактовых импульсов.

С целью расширения функциональных возможностей в предлагаемом логическо л элементе вторая логическая цепь подключена общей шиной к затвору проходного транзистора, а выходной шиной вЂ” к стоку проходного транзистора.

На фиг. 1 представлен предлагаемый логический элемент на МОП-транзисторах; на фиг. 2 вЂ” диаграммы импульсов (для питания может использоваться первая или вторая пара тактовых импульсов в зависимости от типа входных сигналов логических цепей).

Логический элемент содержит первую и вторую логические цепи 1 и 2 соответственно, которые могут иметь произвольную конфигурацию, однако обязательно должно выполняться условие равенства нулю конъюнкции функций, реализуемых первой и второй логическими цепями.

В качестве примера первая логическая цепь составлена пз последовательно соединенных

МОП-транзисторов 3 и 4, а вторая вЂ” из последовательно соединенных МОП-транзисторов 5 и 6. К выходу первой логической цепи 1

l0 подключен исток проходного транзистора 7, затвор которого соединен с шиной 8 тактовых импульсов, а сток вЂ” с выходной шиной 9 логического элемента и истоком нагрузочного транзистора 10, его сток и затвор подключены

15 к другой шине 11 тактовых импульсов.

Общая шина второй логической цепи 2 подключена к первой шине 8 тактовых импульсов, а выходная шина второй логической цепи вЂ” к

20 выходной шине 9 элемента.

Логический элемент работает следующим образом.

Информация на входах 12 и 13 устанавливается в момент, предшествующий импульсу

2s на шине 11 (фиг. 2), и пе меняется в течение всего времени действия импульса на шине 8.

Информация на входах 14 и 15 устанавливается к концу действия импульса на шине 8 и не меняется до появления импульса на ши30 не 11.

411643

Предмет изобретения и

1 !

L (s) Составитель А. Федорова

Редактор Т. Морозова Техред Т. Ускова Корректор Н. Стельмах

Заказ 1164/10 Изд, № 1181 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр, Сапунова, 2

При появлении импульса на шине 11 происходит заряд конденсатора 16 выходной шины

9 и конденсаторов входов 14 и 15 логической цепи 2 до уровня «ЛОГ 1». По окончании действия импульса на шине 11 и при налпчии уровней «ЛОГ 1» па входах 12 и 13 логической цепи 1 происходит разряд конденсатора

16 выходной шины 9 до уровня «ЛОГ О», так как транзистор 7 открыт. Если хотя бы на одном из входов 12 и 13 логической цепи 1 действует уровень «ЛОГ 0», то конденсатор 16 выходной шины 9 не разряжается. По окончании действия импульса на шине 8 производится аналогичный опрос логической цепи 2, после чего на выходе 9 устанавливается истинная информация.

Логический элемент на МОП-транзисторах, содержащий две логических цепи, выход первой из которых соединен с истоком проходного транзистора, подключенного затвором к первой шине тактовых импульсов, а стоком вЂ” к выходной шине логического элемента и к истоку нагрузочного транзистора, у которого

10 сток и затвор соединены со второй шиной тактовых импульсов, отличающийся тем, что, с целью расширения функциональных возможностей, в нем вторая логическая цепь подключена общей шиной к затвору проходно15 го транзистора, а выходной шиной вЂ” к стоку проходного транзистора.

Похожие патенты:

Одноразрядный сумм.а^тор // 409381

Патент 405178 // 405178

1т8г.тйо-тгч*я394940.м.к,1. н 03k 19/00удк 681.325.65:621.382 (088.8) // 394940

Инвертор на мдп-транзисторах // 388366

Всесоюзная // 374878

Логический элемент // 362485

Логический элемент // 359764

Однотактный динамический инвертор на моп- транзисторахвсесоюзная?"1-!й?г •*•.tin»!?л-'юяу"н^с.ир> &пис~"?на•—" - -^ •„.«^-«м—-^ // 337943

Всесоюзн.аяйлкнти-лхкг^гядя,библиотека // 320056

Комбинационная логическая схема // 320053

Логический элемент дизъюнкция fct (f + t) / запрет f по t (f) // 2102835

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Парафазный логический элемент на мдп-транзисторах // 2107387

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Устройство включения более высоких напряжений на полупроводниковой интегральной схеме и способ его эксплуатации // 2127942

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Каскадное логическое устройство на кмдп транзисторах // 2132591

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Реверсивное логическое устройство динамического типа на полевых транзисторах с изолированным затвором // 2184418

Парафазное каскадное логическое устройство на кмдп транзисторах // 2209507

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Парафазный логический элемент каскадных устройств на кмдп транзисторах // 2209508

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Устройство сравнения на кмдп транзисторах // 2236696

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Широкополосная интегральная микросхема устройства выборки и хранения // 2244374

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Многофункциональный логический элемент на кмдп транзисторах // 2275737

Изобретение относится к вычислительной технике