Всесоюзная

 

374878

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

Свое Соеетоииа

Социалистическим

Республик

Зависимый от патента №

М. Кл. Н 03k 19/00

Заявлено 30.1Ч.1970 (№ 1434577!26-9)

Приоритет 31 V.1969, № P 1927873.0, ФРГ

Комитет по лелем иаабретеиий и открытий при Совете Министров

СССР

УДК 621 382.3(088.8) Опубликовано 20.III.1973. Бюллетень № 15

Дата опубликования описания 28Х.1973

Автор изобретения

Иностранец

Текже Харасти (Венгерская Народная Республика) Иностранная фирма

«Лиценциа Патент-Фервальтунгс-Гмбх» (Федеративная Республика Германии) Заявитель

ДИНАМИЧЕСКИЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

Изобретение относится к вычислительной технике.

Известные динамические логические элементы, содержащие последовательно включенные вентильн ый элемент, например диод, и полевой транзистор с изолированным управляющим электродом, соединенным с шиной входного сигнала, сложны.

В предлагаемом динамическом логическом элементе, с целью упрощения, место соединения полевого транзистора и диода подключено к шине выходного сигнала, а их выводы соединены с шиной тактовых импульсов.

На фиг. 1 и 2 схематически представлены инвертор и его временная диаграмма соответственно; на фиг. 3 и 4 — повторитель и его временная диаграмма соответственно; на фиг. 5 и 6 — повторитель и его временная диаграмма соответственно; на фиг. 7 и 8— схемы «ИЛИ вЂ” НЕ» и «ИЛИ» соответственно; на фиг. 9 и 10 — схема «И вЂ” ИЛИ вЂ” НЕ» и

«И — ИЛИ» соответственно; на фиг. 11 и 12— инвертор и повторитель, в которых диод заменен транзистором, соответственно.

Инвертор (см. фиг. 1) содержит последовательно включенные диод 1 и полевой транзистор 2 с изолированным управляющим электродом 3, соединенным с шиной 4 входного сигнала. Место соединения полевого транзистора 2 и диода подключено к шине 5

2 выходного сигнала; вывод диода и вывод полевого транзистора соединены с шиной б тактовых импульсов, Предположим, на шине 4 входного сигнала присутствует логическая единица А=1 (отрицательный потенциал), емкость 7 (на фиг. 1 показана пунктиром, так как ее получают принудительно и не используют как отдельный элемент схемы) во время действия им10 пульса Ф на шине б тактовых импульсов заряжается через диод и транзистор, и на шине 5 выходного сигнала — отрицательный потенциал. В случае, когда тактовый импульс Ф исчезает, а на шине 4 входного сигнала присутствует сигнал А=1, емкость разряжается через транзистор, а на шине 5 выходного сигнала — нулевой потенциал, т. е. выходной сигнал F=A. Эта функция также осуществляется в случае, когда входной сиг20 нал А=О. Тогда во время действия тактового импульса Ф емкость снова заряжается, а по окончании тактового импульса Ф она не может разряжаться, так как диод и транзистор закрыты (см. фиг. 2, Ф, А, F).

25 На фиг. 3 и 5 показаны логические элементы, в которых выходная информация соответствует входной (см. фиг. 4 — Ф, А, F и фиг. 6 — Ф, А, F соответственно), однако высота уровня или продолжительность вы30 ходного сигнала по сравнению с входным

374878

lP

F,-4

4 у т г могут меняться, т. е. эти элементы могут применяться в качестве формирователей импульсов;,при этом (см. фиг. 5) сигнал А подается на шину тактовых импульсов, соеди; ненную с выводом транзистора, а тактовый импульс Ф вЂ” на вывод диода, соединенный с шиной тактовых импульсов и шину входного сигнала.

На фиг. 7 и 8 для реализации функции

«ИЛИ» параллельно транзистору 2 включен полевой транзистор 8, управляющий электрод которого соединен с шиной 9 входного сигнала, на которую подан сигнал В. На фиг. 9 и 10 для реализации функции «И» последовательно с полевым транзистором 8 соединен полевой транзистор 10, управляющий электрод которого подключен к шине ll входного сигнала, на которую подан сигнал С. На фиг. 11 в инвертор (см. фиг. 1) включен полевой транзистор 12 вместо диода. На фиг. 12

4 в повторитель (см. фиг. 5) включен полевой транзистор 18 вместо диода 2.

Разумеется, наряду с описанными и показанными на фиг. 1 — 12 логическими элементами, с помощью основных стандартных элементов по предлагаемому изобретению можно так?ке выполнить ряд элементов, выполняющих другие логические функции.

10 Предмет изобретения

Динамический логический элемент, содер?кащий последовательно включенные вентильпый элемент, например диод, и полевой

15 rðàíçèñòoð с изолированным управляющим электродом, соединенным с шиной входного сигнала, отличающаяся тем, что, с целью упрощения, в нем место соединения полевого транзистора и диода подключено к шине

20 выходного сигнала, а их выводы соединены с шиной тактовых импульсов.

374878

А>ВС

Г 4 В иг. 7

Фиг. 9

Составитель А. Федорова

Техред Л. Грачева Корректоры: Л. Новожилова и О. Усова

Редактор А. Батыгин

Заказ 1441/18 Изд. № 370 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

<иг.10

С

F A и

A у--А+Я Ц

Ри8. (2

Всесоюзная Всесоюзная Всесоюзная 

 

Похожие патенты:

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх