Патент ссср 402005

402005

ОПИСАН И Е

ИЗОБРЕТЕН ИЯ

И АВТОРСИОМУ СВИДЕТЕЛЬСТВУ

Союз Советски)а

Социалистических

Республик

Зависимое от авт. свидетельства №

М. Кл. G 06 7/14

Заявлено 09.Х11.1971 (№ 1723065!18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 12.Х.1973. Бюллетень № 41

Дата опубликования описания 19.II.1974

Государственный комитет

Совета Ииннстрав СССР но делам изааретений и открытий

УДК 681 335.8(088.8) Авторы изобретения

Г. Е. Пухов, Н. Ю. Пивень, В. Ф. Евдокимов, Л. А. Казакевич, Ю. А. Плющ и Б. К. Крыжный

Институт электродинамики АН Украинской ССР

Заявитель

СУММАТОР С УМНОЖЕНИЕМ НА ПОСТОЯННЫЙ

КОЭФФИЦИЕНТ

U,=U„... U, U„

U, = U„„, Uij

U, 10

Уп 1 — Уп 1,1

Un I,m

Х, х,=х„... х, х

Х1 — Х„. Х„

Изобретение относится к гибридной вычислительной технике.

Известен сумматор с умножением на постоянный коэффициент, содержащий обратимые операционные усилители по числу разрядов машинных переменных и разрядов соответствующих постоянных коэффициентов без единицы, резисторы и включенные параллельно операционным усилителям матрицы основных и вспомогательных резисторов.

Предлагаемый сумматор с целью повышения точности и расширения области применения содержит блоки сброса по числу разрядов, входы которых подключены к соответствующим выходам основных и вспомогательных матриц резисторов, а выходы через резисторы соединены со входами соответствующих операционных усилителей, а также блоки переноса в следующий разряд, входы которых присоединены к выходам блоков сброса предыдущих разрядов, а выходы подключены через резисторы ко входам операционных усилителей последующих разрядов.

Входные переменные

Хп — 1 — Хп — 1; 1 ° ° Хп — 1 ° j ° ° Хп — 1 ° m представлены в машине векторами напряжений соответственно, где и — общее количество полюсов, равноправных в том смысле, что «а

15 каждый из них можно подавать напряжения и их получать; m — количество разрядов независимых машинных переменных, подающихся поразрядно на соответствующие входы одноразрядных обратимых сумматоров, которые

20 при помощи устройства сброса выполняют суммирование по модулю системы счисления.

Принципиальная схема устройства представлена на чертеже.

Сумматор состоит из операционных усили25 телей 1 — 3, матриц основных и вспомогательных резисторов 4 — 6, блоков сброса 7, 8, блоков переноса в следующий разряд 9, 10 и резисторов 11.

Отработка единиц переноса в последующие

30 разряды выполняется блоками сброса 7 и 8, 402005

Заказ 271714 Изд. Ко 116 Тираж 647

Подписное

ЦНИИПИ

Типография, пр. Сапунова. 2 которые срабатывают, если сумма входных независимых машинных переменных превышает основание системы счисления. На дополнительный вход операционного усилителя 1, 2 или 3 подается инверсное значение 4, где /в число, определяющее количество единиц переноса в последующие разряды; k — напряжение, моделирующее основание системы счисления. Если на выходе блока сброса 7 или 8 появляется напряжение, срабатывают блоки переноса в последующие разряды 9 и

10. Если l("/U0, срабатывает блок переноса в последующий за переполненным разряд, сслп

К К К же — —.— ) l ) —, — блок переноса, кото с рый выполняет перенос через разряд; если

К К

1 — — — блок переноса, который выполняет о 7ю перенос через два разряда, и т. д.

Переменные, предназначенные для суммирования с одновременным умножением на постоянный коэффициент, предварительно масштабируются, что позволяет избежать переполнения старшего разряда.

Предмет изобретения

Сумматор с умножением на постоянный коэффициент, содержащий обратимые операционные усилители по числу разрядов машинных переменных и разрядов соответствующих постоянных коэффициентов без единицы, резисторы и включенные параллельно операционным усилителям матрицы основных и вспо10 могательных резисторов, отличающийся тем, что, с целью повышения точности и расширения области применения, он содержит блоки сброса по числу разрядов, входы которых подключены к соответствующим выходам основ15 ных и вспомогательных матриц резисторов, а выходы через резисторы соединены со входами соответствующих операционных усилителей, а также блоки переноса в следующий разряд, входы которых присоединены к выхо20 дам блоков сброса предыдущих разрядов, а выходы подключены через резисторы ко входам операционных усилителей последующих разрядов.