Аналого-дискретный сумматор
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
382lOO
Союз Советских
Социалистических
Республик
Ф (424" ф "
Зависимое от авт. свидетельства №
Заявлено 06.1Х.1971 (1че 1693297/18-24) М. Кл, G 06о 7/14 с присоединением заявки №
Приоритет
Опубликовано 22.V.1973. Бюллетень № 22
Дата опубликования описания 24Х1П.1973 комитет по делам изобретений и открытий прН Совете тйннистров
СССР ДК 68132554(0888) Авторы изобретения
Н. П. Базаров, А. И. Долгов, Л. М. Маркович, Ю. Г, Раутиан, А. М. Тишенко и М. Д. Штерк
Заявитель
АНАЛОГО-ДИСКРЕТНЫЙ СУММАТОР
U.=ЛУ
Изобретение относится к области вычислительной техники.
Известны аналого-дискретные сумматоры, содержащие входной сумматор, источник эталонного сигнала, суммирующий блок, выполненный на аналоговом сумматоре, соединенном с пороговым элементом, цепи задержки и коммутирующие элементы.
Предложенное устройство отличается от известных тем, что оно содержит ряд суммирующих блоков, основные входы которых соединены с выходом входного сумматора, а информационные входы подключены к выходу источника эталонных сигналов, причем управля1ощий вход предыдущего суммирующего блока соединен через последовательно включенные цепь зядер?кки и коммутирующий элемент с разрешающим входом последующего суммирующего блока, а дискрететый выход любого предыдущего суммирующего блока соединен с соответствующим входом этого
?ке суммирующего блока, с соответствующими входами всех предыдущих суммирующих блоков и соответствующими вычитающимн входами входного аналогового сумматора.
Кроме того, в каждый суммирующий блок введен аналоговый ключ, входы которого соединены — один с управляющим выходом порогового элемента, а другой — с информационным входом суммирующего блока, à выход аналогового ключа соединен с дискретным выходом суммирующего блока, разрешающий вход которого соединен с друп1м входом порогового элемента.
Это позволило увеличить суммарный уровень входного сигнала и расширить область применения устройства.
Блок-схема предлагаемого сумматора приведена на чертеже. т0 Устройство содержит входной сумматор 1, источник 2 эталонного сигнала, суммирующий блок 8, выполненный на аналоговом сумматоре 4, соединенном с пороговым элементом 5. цепи задер?1<К!! б и комм\тиру101цие элсмеll15 ты 7, причем в каждый суммирующий блок 8 введен аналоговый кл1оч 8.
В устройстве входные, выходные и промежуточные дискретные величины представляются уровнямп (QIIKcllpoBBIIIIblhlII знячснпям11
20 некоторого пара метра ) аналогового сигналя так, что целочисленному знячешпо величины 1 соответствует уровень сигнала
25 где AU — величина разнося соседних уровней.
Аналого-дискретный сумматор реализует получсш1е результата у =- суммирования / ди30 скретных слагаемых (а; О, где i — 1,2.....!) 382i00
U =- „"„ U,i — AUm.
i 1
3 по избранному модулю nz а; (т, то есть операцию
, аг — а; — k. ггг, — m где Й определяется пз соотношения
О = "сгг — knZ (uZ, или, применительно к принятой аналоговой форме кодирования дискретных величин,— получение дискретного уровня выходного сигнала
U-,, = hU„,. — Ы/ггг.
Аналого-дискретный сумматор работает следующим образом.
В исходном состоянии слагаемые на входы входного сум»aiol>a 1 не поступают (суммарi пг,й входной сигнал ZU., оказывается равс 1 ным нулю), вследствие чего на входы аналоговых сумм 1тopoв 4 с выхода входного аналоnononо су i>I iкдастся n1)n достижении и превышении спгн11лом на входе порогового элемента уров1гя U„, ==- Лсг nz. 11оэтому в исходном состоянии выходы всех пороговых элементов 5 не возбуждены, все аналоговые ключи 8 заперты по управляющему входу, и с их выходов сигналы па входы сумматоров 1 и 4 не поступают.
Один из пороговых элементов 5 (верхний на чертеже) подготовлен к работе, Условия, разрешающие работу последующих пороговых элементов, могут возникнуть лишь при возбуждении выходов предыдущих пороговых элементов (для приведенного чертежа — начиная сверху) после некоторой задержки, определяемой цепью задержки б, в результате срабатывания коммутирующего элемента 7 (например, включающего напряжение, питающсе соответствующий пороговый элемент 5).
Гсли су.ммарный входной спгп>1л Z U,.
i=1 (сг„„ па выходе устройства устанавливается
i сигнал суммы U,„= ZU„,, прп этом ни один
i=1 пз пороговых элементов 5 не срабатывает.
Гсли жс суммарный входной сигнал
i 1
ХU,I ) U,„, причем (lz-1) U„, (ZU„,. (Ндпг, i=I i 1 то он передастся па входы аналоговых сумматоров 4, и в устройстве начинается переходной режим, в процессе которого последовательно (по черте>ку — начиная сверху) срабатывают пороговые элементы 5 (возбу>кдение выхода предыдущего порогового элемента через интервал времени, определяемый цепью задержки б, создает условия, разрешающие раооту последующего). При этом в соответствующей последовательности открываются аналоговые ключи 8 и эталонные сигналы с их
5 вгыходов поступают на вычитающие входы входного сумматора 1. Время цепи задержки б выбирается таким образом, что к моменту срабатывания очередного j-го порогового элемента 5 эталонные сигналы, поступающие
l0 с выходов предыдущих аналоговых ключей 8, оказываются учтенными, и на выходе входного сумматора 1 (и далее»а входе m-го порогового элемента 5) устанавливается промежуточнос значение сигнала:
15 г
, U„,. — (j — 1) U гп. с 1
Падение уровня сигнала на выходе вход20 ного сумматора 1 не приводит, однако, к изменению входных сигналов предыдущих пороговых элементов 5, так как компенсируется соответствующим возрастанием уровней сигналов на входах аналоговых сумматоров 4, связанных с выходамп аналоговых ключей 8, открытых предыдущими 1юроговыми элеменT33ll1 5, После окончания переходного режима сумЗ0 марпый сигнал, подаваемый на вычитающие входы входного сумматора 1 с выходов аналогоьых ключей8, оказывается равным lz Um, в результате чего на выходе устройства устанавливается результат:
При этом (/г+ 1) -й пороговый элемент Б
40 оказывается подготовленным к работе, однако входной сигнал UI (т, поступающий через соответствующий аналоговый сумматор 4, не приводит к его срабатыванию, а также к срабатывагппо всех последующих пороговых
45 элементов 5.
Предмет изобретения
50 1. Аналого-дискретный сумматор, содержащий входной сумматор, источник эталонного сигнала, суммирующий блок, выполненный на аналоговом сумматоре, соединенном с пороговым элементом, цепи задержки и коммути55 рующие элементы, отлисгагощийся тем, что, с целью увеличения суммарного уровня входного сигнала и расширения области применения устройства, onо содержит ряд суммирующих блоков, основныс входы которых соеди60 нспы с выходом входного сумматора, а информационные входы которых подключены к выходу источника эталонных сигналов, причем управляющий вход предыдущего суммирующего блока соединен через последовательно
65 включсшгыс цепь задержки и коммутирующий
382100
Составитель Ю. Козлов
Текред Е. Борисова
Корректор А. Дзесова
Редактор Б. Капкина
Заказ 2218/6 Изд. № 1505 Тираж 647 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров ССС
Москва, Ж-35„Раушская наб., д. 4(5
Типография, пр. Сапунова, 2 элемент с разрешающим входом последующего суммирующего блока, а дискретный выход каждого предыдущего суммирующего блока соединен с соответствующим входом этого же суммирующего блока, соответствующими входами всех предыдущих суммирующих блоков и соответствующими вычитающими входами входного сумматора.
2. Устройство по п. 1, отличающееся тем, 6 что в нем в каждый суммирующий блок введен аналоговый ключ, входы которого соединены — один с управляющим выходом порогового элемента, а другой — с информацион5 ным входом суммирующего блока, а выход аналогового ключа соединен с дискретным выходом суммирующего блока, разрешающий вход которого соединен с другим входом порогового элемента.
