Патент ссср 410401

Авторы патента:

G06G7/14 - для сложения или вычитания (векторных величин G06G 7/22)

4104О 1

О11ИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 14, I 1.1972 (№ 1747973/18-24) М. Кл. G 06g 7/14 с присоединением заявок № 1747974/18-24, Il 746638/18-24, 1745805/18-24

Приоритет

Государственный комитет

Совета Министров СССР па делам изаоретений и открытий

УДК 681.335 (088.8) Опубликовано 05.1.1974. Бюллетень № 1

Дата опубликования описания 7.V.1974

Авторы изобретения

Г. Е. Пухов, В. Ф. Евдокимов, Н. П. Тимошенко, Ю. T. Кизим, А. С. Огир, Б. К. Крыжный и А. И. Гузенко 1

Институт электродинамики АН Украинской ССР . П Т Б

Заявитель

1 1

УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ ПЕРЕМЕННЫХ

С ОДНОВРЕМЕННЫМ УМНОЖЕНИЕМ НА ПОСТОЯННЫЙ

КОЭФФИЦИЕНТ

Изобретение относится к области вычислительной техники.

Известны устройства для суммирования переменных с одновременным умножением на постоянный коэффициент, содержащие функциональные преобразователи, сумматоры, матрицу линеек резисторов, ключи и операционные усилители.

Их недостатком является низкая точность выполнения операций, определяемая влиянием неидеальности элементов схемы.

В предложенном устройстве с целью повышения точности его работы ко второму входу каждого операционного усилителя подключен первый выход последующего функционального преобразователя, а выход операционного усилителя соединен с первым входом соответствующего сумматора и входом функционального преобразователя, второй выход которого подключен ко второму входу сумматора.

Структурная схема устройства для суммирования переменных с одновременным умножением на постоянный коэффициент показана на чертеже.

Устройство содержит операционные усилители 1, сумматоры 2, функциональные преобразователи 3, суммирующую матрицу 4, состоящую из и линеек резисторов 5> вЂ” 5, с вертикальными шинами 61 вЂ” 6 и горизонтальными шинами 7i вЂ” 7» подключенными к соответствующим операционным усилителям 1. Вертикальные шины 6i вЂ” 6„суммирующей матрицы 4 подключены через ключи 8 к зажимам

5 резисторов линеек 5> вЂ” 5 и к выходным клеммам устройства 9> вЂ” 9 .

Операционные усилители 1 предназначены для приема входных сигналов, а на сумматорах 2 происходит суммирование сигналов с

10 операционных усилителей 1 с коэффициентом

«1» и сигналов с функциональных преобразователей с коэффициентом «2».

Каждый функциональный преобразователь

3 содержит по два операционных усилителя

15 для суммирования сигналов с диодиых ячеек с коэффициентом передачи / .

Ключи 8 служат для включения соответствующих резисторов во входную цепь операционных усилителей 1.

20 Операционный усилитель, функциональный преобразователь, сумматор и линейка резисторов образуют одноразрядный сумматор, в котором функциональный преобразователь 3 выделяет перенос, а суммирование сигналов

2s происходит на сумматоре 2 согласно формуле:

P=C вЂ” 2П, где П вЂ” соответствует напряжению а выходе блока 3, 410401

9, Я, Составитель О. Сахаров

Техред Е. Борисова

Корректоры: Е. Давыдкина и Л. Корогод

Редактор В. Фельдман

Заказ 1046/6 Изд. № 338 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

С вЂ” соответствует напряжению на выходе операционного усилителя 1, P вЂ” результат суммирования напряжений на выходе сумматора 2.

Предмет изобретения

Устройство для суммирования переменных с одновременным умножением на постоянный коэффициент, содержащее функциональные преобразователи, сумматоры и суммирующую матрицу из п линеек резисторов, вертикальные шины которой соединены со входами устройства и через ключи с первыми зажимами резисторов, вторые зажимы которых подключены к горизонтальным шинам матрицы, каждая из которых соединена с первым входом соответствующего операционного усилителя, о тличающееся тем, что, с целью повышения точности работы, ко второму входу каждого операционного усилителя подключен первый выход последующего функционального преобразователя, а выход операционного уси10 лителя соединен с первым входом соответствующего сумматора и входом функционального преобразователя, второй выход которого подключен ко второму входу сумматора.

Похожие патенты:

Патент 410400 // 410400

Устройство для приема частотных посылок // 408323

Дифференциальный коммутационный указатель периодического сравнения // 406119

Патент 402005 // 402005

Устройство для измерения относительной разности двух гармонических сигналов // 397920

Суммирующее устройство // 395846

Вычитающее устройство // 394802

Решающее устройство // 392506

Устройство для формирования импульсов разностной частоты // 391729

Патент 391568 // 391568

Универсальный мостовой инвертирующий сумматор // 2331105

Изобретение относится к электронике, автоматике, измерительной и вычислительной технике и может быть использовано в высокоскоростных аналоговых и цифровых устройствах, в частности в электронных вычислительных машинах (ЭВМ) с элементами искусственного интеллекта

Способ параллельного сложения длительностей группы временных интервалов // 2013805

Изобретение относится к автоматике и вычислительной технике и позволяет вести параллельное сложение и восстановление длительностей группы временных интервалов, что расширяет его функциональные возможности

// 411464

// 413492

// 417797

Обратимый многоразрядный сумматор с умножением на постоянный коэффициент // 419906

Нелинейный многоразрядный сумматор // 419907

Суммирующее устройство // 419908

Устройство для суммирования и вычитания // 423132

Устройство для суммирования и умножения на постоянный коэффициент1изобретение относ'ится к вычислительной технике.известно устройство для сумлиирования, содержащее усилители 'постоянного тока с резисторами в цепи об-ратной связи, к суммирующим точкам которых подключены выходы блоков переноса. недостатком известного устройст1ва является ограниченный класс решаемых задач.предложенное ус'пройство отличается тем, что оно содержит матрицу резисторов, входные и выходные шины кото1рой соединены соответственно со входами блоков переноса и суммирующими точ1ками усилителей постоянного тока. это позволило расширить класс решаемых задач.предложенное устройство для сум.миро.вания двух трехразрядных переменных с одновременным умножением на трех;разрядный постоянный коэффициент изображено на чертеже.устройство состоит из усилителей постоян«ого тока 1-^5 с резисторами в цепи обрат- ной связи б—10, блоков переноса //—14, подключенных выходами к суммирующим точкам усилителей постоянного тока, и матрицы резисторов 15—31. входные шины 33—38 матри-5 цы резисторов соединены со входа'мн блоков переноса ii—14, а выходные шины 39—i3 матрицы резисторов соединены с сум'мирую- щи.ми точками уснл'ителей постоянного тока 1—5.10 устройство работает следующим образом. машинные переменные l'l, l/o, представленные соответственно разрядами u\\, [/12, l'ls и f^2b ^22, ^^23, поступают яа входы устройства: переменная v^ — поразрядно на входные ш'и- 15 ны 33, 34, 35 :\1атрицы резисторов, t/2 поразрядно — на входные шины 36, 37 и 38 матрицы резисторов.операция суммирования с одновременным умножением на постоянные коэффициенты ,на ирил1ере сложения двух трехразрядных переменных с умножением каждой на трехразрядный коэффициент без учета переноса выглядит следующ)!,м образом:20^.//l/i'пи.73и,'21и-22и.25915^^i1^ 916^21(ff, 7^r>& ^ 9,8^12)^ // 423133