Патент ссср 296263

 

ОПИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ, Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

МПК Н 03k 19/08

Заявлено 04.Х11.1969 (№ 1381150/18-24) с присоединением заявки №

Приоритет

Опубликовано 12.11.1971. Бюллетень ¹ 8

Дата опубликования описания 14.1V.1971

Комитет по делам изобретений и открытий ври Совете Министров

СССР

УДК 681.142.078(088.8) Авторы ,изобретения

Г. И. Берлинков и В. В. Цветков

Заявитель

БИБЛИО. - iA

БУФЕРНАЯ СХЕМА

Устройство относится к области автоматики и вычислительной техники.

Буферные схемы на полевых транзисторах со структурой металл — диэлектрик — полупроводник МДП с индуцированным каналом извсстны.

Недостатком известных буферных схем является большая величина потребляемой мощности и невысокое быстродействие.

Предложенная буферная схема отличается 10 от известных, тем, что она содер>кит два дополнительных МДП транзистора и МДП конденсатор, причем затворы и стоки обоих транзисторов соединены с шиной источника питания, а между их истоками включен упомяну- 15 тый МДП конденсатор, одна из обкладок которого связана с истоком, а другая с затвором транзистора предварительного каскада.

Это отличие уменьшает потребляемую мощность и повышает быстродействие схемы. 20

Принципиальная схема буферного каскада приведена на чертеже.

Схема содержит полевые МДП транзисторы 1 — 6, с индуцированным каналом, МДП конденсатор 7, входную клемму 8 и выход- 25 ную — 9.

Элемен гы 1 — 4 образуют известную схему буферного каскада, а 5 — 7 — цепочку обратной связи.

Схема работает следующим образом.

В связи с тем, что потенциал на затворе транзистора 2 предварительного каскада меньше напряжения источника питания Е на величину порогового напряжения транзистора

5, уменьшается величина тока, протекающего

:грез предварительный каскад, и снижается уровень потребляемой мощности.

Благодаря действию обратной связи через

МДП конденсатор 7 напряжение между истоком и затвором транзистора 2 поддерживается почти постоянным в течение всего времени переключения, что позволяет увеличить быстродействие буферной схемы, Транзистор б используется для уменьшения разности статического и динамического перепада уровней выходных напряжений, позволяя тем самым увеличить верхний уровень выходного напря>кения схемы. Так как перезарядка конденсатора, нагружающего предварительный каскад, осуществляется через транзистор

2, то проводимость транзистора 6 выбирается таким образом, чтобы можно было пренебречь током в его цепи.

Вместо транзистора б можно использовать высокоомный резистор, что приводит к увеличению статического перепада уровней выходного напря>кения.

206263

Предмет изобретения

Составитель Д. А. Греиинский

Редактор Б. С. Панкина Текред Т. П. Курилко Корректор Т. А. Джаманкулова

Заказ 853/6 Издат. М 368 Тираж 473 Подписное

ПНИИПИ Комитета по делам изобретений и открьпий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Буферная схема на полевых транзисторах со структурой металл — диэлектрик — полупроводник МДП с индуцированным каналом, отличаюи аяся тем, что, с целью уменьшения потребляемой мощности и увеличения быстродействия, схема содержит два дополнительных

МДП транзистора и МДП конденсатор, причем затворы и стоки обоих транзисторов соединены с шиной источника питания, а между их истоками включен упомянутый МДП кон5 денсатор, одна из обкладок которого связана с истоком, а другая с затвором транзистора предварительного каскада.

Патент ссср 296263 Патент ссср 296263 

 

Похожие патенты:

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх