Устройство для контроля ферритовых матриц

 

О П И С А Н И Е; 370654

Союз Соеетскиз

Социалистические

Республик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹â€”

Заявлено 05.Ч11.1971 (№ 1679817/18-24) ",, Кл, G 1!с 29. 00

« присоединением заявки №вЂ”

Приоритет—

Опубликовано 15.11.1973. Бюллетень ¹ 11

Комитет по делам изобретений и открытий при Совете Министров

СССР

К 681.327.17 (088.8)

Дата опубликования описания 28.1Ч.1973

Автор изобретения

Ф. И. Пашковский

3 а я вител ь ("QQ©3HAR

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ФЕРРИТОВЫХ МАТРИЦ

Изобретение относится к запоминающим устройствам.

Известно устройство для контроля ферритовых м атриц, содержа гцие блок дешифраторов, входы которого подсоединены соответственно к регистру андреса, к блоку формирователей токов и блоку управления, а выходы— к проверяемой матрице, подключенной ко входу предварительного усилителя. Кроме того, устройство содержит блок контроля, один вход которого подсоединен к усилителю считывания, а другой — к блоку управления.

Цель изобретения — расширение области применения устройства.

Это достигается тем, что оно содержит нелинейный элемент и переключающий блок, выходы которых объединяют и подключают ко входу усилителя считывания. Вход нелинейного элемента и первый вход переключающего блока также объединяют и подключают к выходу предварительного усилителя, а второй вход переключающего блока подсоединяют к блстку управления.

На чертеже представлена блок-схема предлагаемого устройства.

Оно содержит блок 1 управления, регистр

2 адреса, блок 8 дешифраторов, блок 4 формирователей токов и блок 5 контроля. Кроме того, устройство включает проверяемую ферритовую матрицу 6, предварительный усилитель 7, ус:ië: òåëü 8 считывания, переключающий блок 9 и нелинейный элемент 10.

Первый в. од 11 блока 9 соединяют со в одом элемента 10 и под лючают к выходу

5 усилителя 7. Второй вход 12 блока 9 подсоединяют к блоку 1, который вырабатывает необходимые импульсы rl потенциалы, управляющие работой остальных- блоков устройства.

Блок 1 соединяют с блоками 2 — 5, 8 и 9.

lо Регистр 2 последовательно выбирает обмотки матрицы 6 и представляет собой ряд триггеров, работающих в режиме счетчика.

Блок 2 соединяют с блоками 1 и 8.

Блок 8 преобразует потенциалы триггеров

15 блока 2 в импульсы возбуждения соответствующих токовых ключей, с помощью которых осуществляется выбор определен ной обмотки данной координаты матрицы. Блок 8 соединяют с блоками 1, 2, 4 и 6.

Блок 4 формирует импульсы токов чтения и записи и соединяется с блоками 1 и 8. Блок

5 предназначается для контроля соответствия записанной и считываемой информации и соединен с блоками 1 и 8. Матрица 6 соединена с блоками 8 и 7.

Усилитель 7 усиливает считываемый с ферритового сердечника сигнал до определенной величины, достаточной для нормальной работы последующих цепей усилителя 8. УсиЗп литель 7 соединяют с блоками 6, 9 и 10. Уси370654

15 литель 8 усиливает выходгной сигнал усилителя 7 до «стандартного» vpoBHH сигна IOB устройства и соединяется с блоками 1, 5, 9 и 10.

Выход блока 9 соединяют с входом усилителя 8 и выходом элемента 10. В качестве переключающего блока используют специально подобранное реле. Элемент 10 выделяет сигналы определенной полярности. Вход элемента 10 соединяют с выходом усилителя 7 и входом 11 блока 9, а выход — с входом усилителя 8 и выходом блока 9. В качестве нелинейного элемента используют полупроводни ковый диод.

Устройство работает следующим образом.

Оператор устанавливает режим проверки монтажа обмотки считывания, при этом блок

1 включает по входу 12 блок 9.

При этом связь между входом 11 и выходом блока 9 разомкнута, и сигналы с усилителя 7 проходят только через элемент 10. Если поступают сигналы установленной полярности, то нелинейный элемент 10 пропускает их. Далее сигналы поступают на вход усилителя 8, а на выходе его появляется выходной сигнал, который расшифровывается блоком 5 как соответствие записанной и считываемой информации. Если же поступают сигналы противоположной полярности, то элемент 10 не пропускает их, усилитель 8 не срабатывает и блок контроля выдает сигнал, что по считываемому адресу неправильно проходит оомотка считывания.

На основании всей информации об адресах при неправильно прошитой обмотке считывания Оператор определят неправильность распаянности обмотки считывания ее прошива. При правильном монтаже обмотки считывания оператор переходит на другой режим

5 работы. Прп этом элемент управления режимом проверки монтажа обмотки считывания блока 1 по входу 12 устройства 9 опключает его. Это приводит к замыканию накоротко входа 11 и выхода устройства 9 и шунтирова10 нию тем самым элемента 10. Таким образом элемент 10 исключается из цепи прохождения сигналов от усилителя 7 к усилителю 8.

Предмет изооретения

Устройство для контроля ферритовых матриц, содержащее блок дешифраторов, входы которото подсоединены cooTâåòñòâåí íî K регистру адреса, блоку формирователей токов и блоку управления, а выходы — к проверяемой матрице, подключенной ко входу предварительного усилителя, блок контроля, один вход которого подсоединен к усилителю считывания, а другой — и блоку управления, отличающееся тем, что, с целью расширения области применения устройства, оно содержит нелинейный элемент и переключающий блок, выходы которых объединены и подключены ко .входу усилителя считывания, вход неЗО линейного элемента и первый вход переключающего блока объединены и подключены к выходу предварительного усилителя, а второй вход переключающего блока подсоединен к блоку управления. тель А. Коргокова ечкова Техред Т. Курилко гор Л. Чуркина

Изд. ¹ 228

Подписное

ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент»

Устройство для контроля ферритовых матриц Устройство для контроля ферритовых матриц 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх