Оперативное запоминающее устройство

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

367460

Союз Советокив

Социал исти ческил

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 14Х.1971 (№ 1655623/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 23,1.1973. Бюллетень № 8

Дата опубликования описания 21.III.1973

М. Кл. 6 1lс 29, 00

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.327.6(088.8) Авторы изобретения

Ю. В. Сулимов и В. С. Голубев

Заявитель

ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области запоминающих устройств.

Известно оперативное запоминающее устройство (ОЗУ), содержащее блок памяти, к которому подключены выходы дешифратора (входы дешифратора соединены с выходами датчика адреса кода), регистры числа, подключенные соответственно к входу и выходу блока памяти, выходы регистров числа, подсоединенные к входам блока обнаружения неисправных ячеек памяти.

Однако такие устройства сложны и недостаточно надежны в работе.

Предложенное устройство отличается от известного тем, что выход блока обнаружения неисправных ячеек памяти подключен к входу датчика кода адреса.

Это позволяет упростить устройство и повысить его надежность.

На чертеже показана блок-схема предложенного устройства.

Устройство содержит блок 1 памяти, датчик

2 кода адреса, к выходам которого подключены входы дешифратора 8, регистры 4 и 5 числа, связанные соответственно с входом и выходом блока 1 памяти. Выходы регистров 4 и

5 подсоединены к входам блока 6 обнаружения неисправных ячеек памяти, выход которого подключен к входу датчика 2 кода адреса.

Устройство работает следующим образом.

При вводе информации в запоминающее устройство происходит двойное обращение к блоку памяти по выбранному адресу. При первом обращении записывается вводимое число с регистра 4 в блок памяти 1. При повторном обращении это число считывается и записывается на регистр 5. Блок 6 обнаружения неисправности сравнивает код на регистре 4 с кодом на регистре 5.

Если коды совпадают, код с регистра 4 вводится в блок памяти. Далее обращение осуществляется к последующему адресу.

В случае несовпадения кодов на регистрах

15 4 и 5, что свидетельствует о неисправности в выбранном адресе, блок обнаружения неисправности выдает сигнал, поступающий на вход датчика 2 кода адреса, в результате чего происходит смена адреса и обращение ве20 дется к следующей по счету ячейке. Запись информации по новому адресу осуществляется в последовательности, изложенной выше.

Таким образом, в предложенном запоминающем устройстве каждая последующая ячей25 ка блока памяти является как бы резервной по отношению к предыдущей ячейке. Работа устройства не нарушается и в том случае, если две соседние ячейки откажут, обращение осуществляется к следующей третьей

30 ячейке и т. д.

367460

Гикал смень а0реса

Составитель А. Корюкова

Техред Е. Борисова Корректоры: Н. Прокуратова и Л. Новожилова

Редактор Г. Рыбалова

Заказ 601/17 Изд. № 1146 Тираж 576 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Считанная из ОЗУ информация будет иметь пробелы в местах, соответствующих неисправному адресу.

Предмет изобретения

Оперативное запоминающее устройство, содержащее блок памяти, к которому подключены выходы дешифратора, входы которого соединены с выходами датчика адреса кода, регистры числа, подключенные соответственно к входу и выходу блока памяти, выходы регистров числа подсоединены к входам блока обнаружения неисправных ячеек памяти, отличаюи ееся тем, что, с целью повышения надежности и упрощения устройства, выход блока обнаружения пеиспрагиых ячеек памяти подключен к входу датчика кода адреса.