Устройство для исправления ошибок при итеративном кодировании

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Содиалистических

Республин

Зависимое от авт. свидетельства №вЂ”

Заявлено 25.1.1971 (№ 1616781/18-24) с присоединением заявки №вЂ”

Приоритет—

М.Кл. С 11с 29/00

Комитет по делам изобретений и открытий ори Совете Министров

СССР

Опубликовано 25.XII.1972. Бюллетень № 4 за 1973.

Дата опубликования описания 19. II.1973

УДК 681.326.7(088.8) Авторы изоб,ретения

Ю. Н. Бутин, Б. Е. Бычков и О. Л. Маковеев

Заявитель

УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК

ПРИ ИТЕРАТИВНОМ КОДИРОВАНИИ

Изобретение относится к области запоминающих устройств и предназначено для исправления ошибок при итеративном кодировании.

Известно устройство для исправления ошибок при итеративном кодировании, содержащее блок хранения информации, блок исправления ошибок для кода, записанного по строкам, который подключен к входам сумматора по модулю два всех строк кода и перемножи- 10 теля, к другому входу которого подсоединен выход сигнала вектора ошибок блока исправления ошибок. Выход перемножителя связан через блок сравнения с блоком номеров, разрешающих запись номера строки из блока уп- 15 равления. Выход импульсов каждой комбинации блока исправления ошибок соединен с входом полусумматора, другой вход которого через ключ, подключенный к выходу блока номеров, связан с выходом сумматора. 20

Однако такие устройства имеют сложную схему.

Известны также устройства обнаружения ошибок в блоке памяти по строкам, выполненные в виде сумматоров по модулю два и устройства обнаружения ошибок по столбцам, представляющие собой регистр, счетные входы которого подключены к выходам блока памяти. Эти устройства просты, но не позволяют исправлять ошибки в блоке памяти. 30

Цель изобретения — упрощение устройства для исправления ошибок при итеративном кодировании.

Это достигается тем, что выходы блока хранения информации соединены с соответствующими входами сумматора по модулю два, регистра со счетными входами и с первыми входами схем «отрицание равнозначности». Выходы регистра со счетными входами связаны с первыми входами ключей переписи информации этого регистра, вторые входы которых соединены с выходом дешифратора блока хранения информации. Выходы этих ключей подключены к регистру запоминания ошибок, выходы которого соединены с первыми входами ключей переписи информации регистра запоминания ошибок. Вторые входы ключей связаны с выходом сумматора по модулю два, а их выходы — с вторыми входами схем «отрицание равнозначности».

На чертеже показана блок-схема предлагаемого устройства.

Устройство содержит дешифратор 1 адреса, блок 2 хранения информации, подключенный к сумматору 8 по модулю два, к регистру 4 со счетными входами 5 и к первым входам схем б «отрицание равнозначности» и ключи 7 переписи информации регистра 4. Одни входы ключей соединены с выходами регистра, а другие — с выходом 8 дешифратора, 304032

Со счетчика афеса

Составитель В. Иванеев л поаребиглела

Загорская типография предназначенным для указашгя адреса последнего слова в блоке памяти. Выходы ключей 7 связаны с входами регистра 9 запоминания ошибок, подсоединенного к одним входам ключей 10 переписи информации с регистра запоминания ошибок, другие входы этих ключей подключены к выходу 11 сумматора по модулю два. Выходы ключей 10 связаны с вторыми входами схем 6 «отрицание равнозначности».

Устройство работает следующим образом.

Перед считыванием первого числа из блока 2 разряды регистров 4 и 9 устанавливаются в нулевое состояние. Затем в регистре 4 происходит накопление информации, считанной с блока 2, причем последняя строка массива является контрольной и составлена таким образом, чтобы при отсутствии ошибок все триггеры регистра 4 установились в О.

В случае нечетной ошибки в любом из столбцов в соответствующем триггере этого регистра записывается 1 и по сигналу информации об ошибке переписывается через ключи в регистр. 9. Каждая нечетная ошибка по строкам фиксируется сумматором по модулю два, который выполнен из схем «отрицание однозначности», соединенных между собой в виде пирамиды или цепочки, причем поскольку при обнаружении первой неисправной строки в устройство управления машины подается сигнал о прерывании программы по причине неисправности, информация с выхода блока 6 не используется для дальнейшей работы.

Исправление ошибок и снятие прерывания происходит на следующем цикле обращения к блоку памяти после повторного обнаружения ошибок сумматором по модулю два, при котором сигналом с выхода 11 разрешается задача содержимого регистра схемы 6 «отрицание равнозначности».

Предмет изобретения

Устройство для исправления ошибок при итеративном кодировании, содержащее блок хранения информации с дешифратором адреса, Гб сумматор по модулю два, регистры, ключи и схемы «отрицание равнозначности», отличаюи ееся тем, что, с целью упрощения устройства, выходы блока хранения информации соединены с соответствующими входами сумматора

20 по модулю два, регистра со счетными входами и с первыми входами схем «отрицание равнозначности», выходы регистра со счетными входами соединены с первыми входами ключей переписи информации, другие входы которых

25 соединены с выходом дешифратора блока хранения информации, а выходы ключей соединены с соответствующими входами регистра запоминания ошибок, выходы которого соединены с первыми входами ключей переписи информации, другие входы ключей соединены с выходом сумматора по модулю два, а выходы ключей соединены с вторыми входами схем

«отрицание равнозначности».

Редактор Т. Рыбалова Техрсд Ю. Баранов

Корректоры T. Гревцова и Л. Бадылама

Заказ 203 Изд. № 1079 Тираж 403 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Я-35, Раушская наб., д. 4/5