Патент ссср 360664
Союз Сазетских
Социалистических
Республик
О П И С А Н И Е 360664
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №вЂ”
Заявлено 10.11!.1970 (№ 1410807/18-24) с присоединением заявки №вЂ”
Приоритет—
Опубликовано 28.Х1.1972. Бюллетень ¹ 36
Дата опубликования описания 21.11.1973
М, Кл. 6 06f 11/00
G 11с 29/00
Канитет по делам изобретений и открытий при Саеете Мииистрае
СССР
УДК 681.3:519.2 (088.8) /авторы изобре1ення
А. И. Буртов, В. А. Ведешенков, А. Ф. Волков, В. Д. Зенкин, 3. Я. Меттер, В. А. Петров, В. В. Савуткин, Г. К. Сорокин и В. И. Шагулин
Заявитель
ДОЛГОВРЕМЕННОЕ ЗАПОМИНА1О1ЦЕЕ УСТРОЙСТВО
СО СХЕМНЫМ КОНТРОЛЕМ
Изобретение относится к области вычислительной техники.
Из вестно долговременное запоминающее устройство (ДЗУ), содержащее блок управления, блоки координатных- форми|рователей, дешифратор адреса команд и за1псминаощий ма IIHTIlblll куб с диодиой матрицей, в котором выходными шинами одного из координатных фор мирователей прошит ферpHToIBbIH сердечник с намотанной на нем .выходной обмоткой, Однако известное ДЗУ требует больших аппаратурных затрат, щ нем отсутствует контроль и возможность, обнаружения неисправностей типа «обрыв провода» прошивки магнитного запоминающего куба и экви валентных неисправностей дешифратора адреса
:; uì à Û.
Предлагаемое устройство содержит подключенный .к BbliBoäàì выходной, обмотки ферритового сердечника усилитель, Bbl_#_olg которого соединен со выодстм схемы вы работки последoIBB Tc;IbHocTH исполнительных сигналов.
На чертеже представлена блок-схема усгройства.
Устройство содержит блок управления 1, долговремен ное запоминающее устройспво (ДЗУ) 2, схему обращения 8 к ДЗУ, схему выработки последовагельн ости исполнительных сипналов 4, блок 5 координа"пных формирователей по Л, блок б координатных формирователей по У, магнитный куб с днодной матрицей 7, дешифратор адреса команд 8, феррптовыи сердечник 9, выходную обмотку
5 10 и усилитель 11.
3 режи ме обращения и ДЗУ предлагаемое устройство работает следующим образом, По сигналу обращения к ДЗУ, поступаю щему из устройства 1 со схемы 8 обращения
10 к ДЗУ происходит выборка одного из выходов блока 5 координатных формирователей и одно го из выходов блока б, соответствующих шинам, вьгбираемым дешифратором 8 адреса команд, При этом между блоками 5 и б коор15 pHIIal;Ibis формирователей протекает ток по про|воду прошивки, проходящему через магнитный куб 7 с диодной матрицей и фсррптовый сердсчник 9. При этом на выходной 00мотке 10 феррнтового сердечника 9 вознпкаст
20 сигнал, поступающий на вход усилителя 1/.
Сигнал с выхода усилителя поступает на .вход схемы 4 выработки последовательности исполнитель Iblx сигналов в устройстве 1 управления для продолжения выполнения опера25 ции
При обрыве провода прошивки или эквивалентных неисправностях блоков 5 и б координатных формирователей нарушается условие протекания тока. что приводит к исчезноЗО вению сигнала на выходной обмотке 10 фер36О664
Предмет изобретения 2
1
Ф1
1
I !
1 !
I !
i ! !
I!
1
Составитель С. Громова
Техрсд 3. Тараиенко
Корректорьi В. Жолудева и Л. Новожилова
Редактор Е. Гончар
Заказ 687/2356 Изд, ¹ 1800 Тираж 406 Подписное
ЦНИИПИ Комитета по делам изобретений и озкрмтий ири Совете Мшшстров СССР
Москва, Ж-35, Раушскав наб., д. 4/5
Тип. Харьк. фил. пред. «Патент» ритового сердечника 9 и на входе и :выходе усилителя 11, В результате этого работа устройства упра вления 1 будет остановлена, выполнение программы прекратится и факт неисправности будет зафиксирован схемой контроля.
Долговременное запоминающее устройство со схемным контролем, содержащее блок управления со схемой обращения к долговременному запаыинающему устройству и схемой выработки последовательности исполнительных сигналов, блоки координатных формирователей, выходными шинами одного из которых прошит ферритовый сердечник с намотанной:на нем выходной обмоткой, дешифратор адреса команд и магнитный куб с диодной матрицей, от гичаюгчееся тем, что, с целью повышения эксплуатационной надежности устройства, оно содержит подключенный к выводам выход ной об!мотки ферритового сердечника усилитель, выход которого соединен со входом схемы !выработки последовательности исполнительных сигналов.
l !
1
I
1 !
1
