Библ'иотщ^

365708

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 23Л1!.1970 (№ 1416622/18-24) с присоединением заявки №

Приоритет

Опубликовано 08.1.1973, Бюллетень ¹ 6

Дата опубликования описания 26.1П.1973. 11, Кл. G 06f 11/02

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.326.7(088 8) Авторы изобретения

В. С. Толстяков, Д. О. Яковлев, Н. С. Щербаков, А. М. Прутт, Б. И. Филимонов и Б. П. Подкопаев

Ленинградский ордена Ленина электротехнический инсти имени В. И. Ульянова (Ленина) Заявитель,- л сЕ©ЗИ

ЖК сР цс.био

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В

КОМБИНАЦИОННОМ СУММАТОРЕ

Предлагаемое изобретение относится к области автоматики и вычислительной техники и может быть использовано для создания комбинационных сумматоров с эффективным контролем правильности работы.

В настоящее время для построения устройства обнаружения ошибок в сумматорах используется метод цифрового контроля. Этот метод основан на использовании известного соотношения между числом единиц в двоичных кодах слагаемых, суммы и переноса.

Для реализации этого метода требуется подсчет числа единиц и сравнение соответствующих сумм по некоторому модулю, зависящему от кратности обнаруживаемых ошибок.

Нетрудно видеть, что при этом самокорректирующиеся ошибки типа «стирание» вЂ” «запись» останутся необнаруженными. Кроме того, с помощью такого метода не представляется возможным указать неисправный разряд сумматора.

Предлагаемое устройство позволяет избавиться от этих недостатков.

Оно содержит декодирующий преобразователь, эмиттерный повторитель, схему неравнозначности на каждый разряд сумматора и схему «ИЛИ» и отличается от известных тем, что декодирующий преобразователь подключен ко входам и выходам каждого разряда комбинационного сумматора, выходной сигнал декодирующего преобразователя, проходя через эмиттерный повторитель, поступает на один из входов схемы неравнозначности, на

5 второй вход которой подается опорное напряжение, а выход схемы неравнозначности через схему «ИЛИ» подключен к шине сигнала ошибки.

Принципиальная схема предлагаемого уст10 ройства состоит из стандартных элементов, поэтому на чертеже приведена его функциональная схема, где обозначены:

1 — разряд комбинационного сумматора;

2 — декодирующий преобразователь; 8—

15 эмиттерный повторитель; 4 — схема неравнозначности; 5 — схема «ИЛИ».

В предлагаемом устройстве обнаружение ошибок осуществляется на основе следующей

20 закономерности; арифметическая сумма, составленная из трех инверсных входных сигналов, выходного сигнала и сигнала переноса в следующий разряд, взятых с соответствующими весами, должна быть величиной постоян25 ной, причем инверсные входы и выходы суммы необходимо взять с единичным весом, а выход переноса — с удвоенным весом. Описанное соотношение выполняется только при правильной работе, что позволяет эффективЗ0 но контролировать работу сумматора.

365708

+go

Предмет изобретения

Составитель В. Иванеев

Техред Л. Грачева

Корректоры: И. Божко и С. Сатагулова

Редактор Б. Нанкина

Заказ 608/9 Изд. Ме П04 Тираж 647 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, K-35, Раушская наб., д. 4/5

Типография, пр, Сапунова, 2

В качестве контролируемого сумматора взят обычный комбинационный сумматор на потенциальных элементах.

Декодирующий преобразователь ДП 2 в целях максимального упрощения реализован в виде цифрового потенциометра, представляющего собой набор весовых проводимостей г,. Назначение ДП состоит в получении напряжения, соответствующего взвешенной сумме, составленной из входных и выходных сигналов разряда сумматора, а именно:

2 (*)

"„ х;у+ оуо+2Р вых ДП вЂ” ф

7 где yo — единичная проводимость; х; е (0,1)— входные сигналы; Se (0,1) — выходной сигнал суммы; Ре (0,1) — сигнал переноса в следующий разряд; Уо — величина напряжения, соответствующая сигналу «1».

Выход, декодирующего преобразователя подключен к эмиттерному повторителю 8, позволяющему повысить быстродействие схе, мы контроля.

Схема неравнозначности 4 дает возмож - ° ность.получить сигнал ошибки на выходе независимо от знака рассогласования сигналов на входе. Как следует из выражения (":) величина опорного напряжения должна быть рав î на U«

Сигналы ошибки со схем контроля каждого разряда подаются на схему «ИЛИ» 5, собирающую сигналы ошибки со всех разрядов сумматора.

Устройство работает следующим образом.

При возникновении ошибки в сумматоре пе5 рестает выполняться равенство U =U и сигнал ошибки через соответствующую схему неравнозначности и схему «ИЛИ» подается на выход.

При отсутствии необходимости локализо10 вать ошибку с точностью до разряда одним декодирующим преобразователем можно охватить два разряда, при этом все соотношения сохраняются, а избыточность снижается.

Устройство для обнаружения ошибок в комбинационном сумматоре, содержащее декоди20 рующий преобразователь, эмиттерный повторитель, схему неравнозначности и схему

«ИЛИ», отличаюш,ееся тем, что, с целью повышения эффективности контроля, инверсные входы и выход суммы комбинационного сум25 матора подключены ко входам с единичным весом декодирующего преобразователя, а выход переноса сумматора подключен ко входу с удвоенным весом декодирующего преобразователя, выход которого через эмиттерный

30 повторитель подключен к первому входу схемы неравнозначности, второй вход которой подключен к источнику опорного напряжения, а выход схемы неравнозначности через схему

«ИЛИ» подключен к выходной шине ошибки.