Ьиьлио', ека

 

О П И С А Н И Е Ç657ÎÓ

ИЗОБРЕТЕН ИЯ, . Союз Советских

Социалистических

Республик ьств

К АВ

Завиои»ос от авт. свидетельств» М ст.1,г!. 6 061 11/011

Заявлено 19.II.1969 (№ 1315473/18-24) с присоединением заявки М—

Приоритет—

Опубликовано 08,1.1973. Бюллетень У 6

Дата опубликования оп!!сания 18Х.1973

Комитет по делам изобретений и открытий при Совете Министров

СССР b ËÊ 681 326 77(088 8) Авторы изобретения

В. Г. Колосов, В. Ф. Мелехин, В. А. Степанов и В. H. Тисенко

3 ая в1!тель

Ленинградский ордена Ленина политехнический институт им. М. И. Калинина

ДВУХСТУПЕНЧАТЫЙ ДЕШИФРАТОР С КОНТРОЛЕМ

Предлагаемьш дешифратор относится и устройствам вычислительной техники и может быть использован в цифровых специализированных и у!шверсальных вычислительных системах.

Известны различные двухступенчатые дешифраторы, основное оборудование которых составляют диоды и различные ключи. Надежность таких дешифраторов определяется надежностью входящих в их состав элементов.

Известны методы обнаружения неисправностей запоминающего устройства (ЗУ) с дешифратором в адресной системе, которые предполагают введение избыточных разрядов в числовых линейках ЗУ и наличие устройств контроля кода ЗУ (в простейшем случае по признаку четности) . Известные устройства контроля работы ЗУ ие позволяют установить место возникновения неисправности, что привод ит к большим затратам времени иа локализацию неисправности в том случае, если даже обнаружена ошибка в коде.

В процессе работы дешифратора, например в составе МОЗУ, возможно возникновение следующих неисправностей: обрыв в схеме формирователя адресного тока, обрыв (или замыкание) ключей первой ступени выбора числовой линейки магнитного накопителя, обрыв (или замыкание) диода диодиой дешифрирую1цей матрицы. В слус!ае возникновения неиспpl!l!!Iостl! Тll и<1 «()пьlв>> Ilс !езаcт возхlo>киость

00P2I!,I .llllSI и и,lill011 I!le.!0!10É линейке (HA iKному выходу деш:!фратора), а в случае В03иикиовения неисправности типа «замыкание» появляется опасность одновременного выбора нескольких числовых л!шеек (выходов дешифратора).

Целью предлагаемого изобретения является создание дешифратора, обеспечивающего обнару кение и локалпзацшо неисправностей в ием как типа «обрыв», так тит!а «замыкание».

Применение такого дешифратора совместно с известными устройствами контроля кодов позволяет обеспечит! высокую достоверность записи и считывания !!иформации, например в

МОЗУ, и сократить время, затрачиваемое на отыскание неисправностей.

Сущность изобретения заключается в том, что выяглсиис неисправности типа «обрыв» произвол!!тся ио отс с гствию тока в адресной цепи, а локализац!гя неисправности производится путем последогательной проверки OTдельных участков неисправной адресной цепи.

Выявление неисправности типа «замыкание» в

2; системе ключей выбора ч:!словой линейки ЗУ производится путем сравнения адреса выбираемого ключа из регистра адреса с фактическим наличием импульса иа в1.!ходc данного ключа в первой ступени. Выявление и локализация пеисправиости типа «замыкание» дио365707

3 дов дешифрирующей матрицы производится путем подключения к ним дополнительного источника импульсного напряжения обратной Iloлярности и индикации соответствующего адреса при наличии недопустимо большого обратного тока, протекающего через диод.

На чертеже изображена схема нереверсивного деш ифратора (папример, дешифратора адреса МОЗУ с раздельными адресными шинами записи и считывания).

Предложенное устройство состоит из диодной матрицы (диодов) (тхи) 1, выходы которой (mXn выходов) подключены, например, к числовым линейкам магнитного накопителя 2, первого блока 3 первой ступени дешифрации, второго блока 4 первой ступени дешифрации, формирователя 5 адресного тока, схемы 6 выявления обрыва адресной цепи, схем 7 и 8 сравнения адресов первой ступени импульсного источника 9 напряжения, схем 10 и 11 шифрации адреса первой ступени, схемы 12 индикации адреса и ключей 18 — 15. Выход 16 формирователя 5 подключен ко входу подготовки 17 схемы 6, далее ко входу 18 блока 8, через ключ 13 — к объединенным и шинам 19 схемы 11, после чего через и диодов 20 подключен к и выходам 21 блока 4.

Блок 8 имеет т выходов 22, которые через диоды 28 подключены к и шинам 24 схемы 10, объединенные концы 25 которых подключены через ключи 14 к отрицательному полюсу источника питания. Выходы 22 блока 8 также подключены к m входным шинам 26 схемы 7, после чего — к m группам, объединенных по и диодов. 11 выходов 27 магнитного накопителя 2 подключены к и входным шинам 28 схемы 8, далее — к л выходам 21 дешифратора блока 4, Вход 18 блока 3 подключен через ключ 15 к отрицательному полюсу источника питания.

Регистр адреса 29 подключен ко входам 80 блока 8, ко входам 81 схемы 7, ко входам 82 схемы 8 и ко входам 88 блока 4.

Выходные шины 84 схем 10 и 11 подключены к шинам 35 схемы 12 (в том числе и через промежуточные усилители), обьедипенный конец которых подключен к устройству управления 86. Выходные шипы 87 схем 10» 11 подключены непосредственно к устройству управления 86.

Вход 88 запуска формирователя " и вход 89 запуска схемы 6 подключены к устройству управления 86.

Устройство управления 86 подключено ко входам 40 — 42 ключей 18 — 15 соответстеппо, а также ко входу 48 источника 9.

Выход 44 схемы 6, а также выходы 45 и 46 схем 7 и 8 подключены к устройству управления, Схема 6 выявления обрыва адресной цепи состоит из магнитного сердечника 47 с ППГ, имеющего обмотку 48 запуска, обмотку подготовки 49 и выходную обмотку 50, которая подключена ко входу транзистора 51.

Схема 10 состоит из М (где М-log>m) магнитных (с непрямоугольной петлей гистерези5

ЗО зз

4 са) сердечников 52 и одного магнитного (с непрямоугольной петлей гистерезиса) сердечника 58, имеющих обмотки 54 запуска и выходные обмотки 55 (аналогично выполнена и схема 11), Схема 7 состоит из Л4 магнитных (с прямоугольной петлей гистерезиса) сердечников 56 с согласно включенными обмотками 57 и 58, со встречно (относительно обмоток 57 и 58) включенными обмотками 59 и выходными обмотками 60 (аналогично выполнена и схема 8).

Рассмотрим работу предложенного устройства в случае возникновения неисправности тип а «з а мы кани е».

В,процессе работы дешифратора возможно появление замыкания в блоках 8 и 4 и в диодах 1. Замыкание диода 1 обнаруживается по наличию у диода недопустимо малого обратного сопротивления. Для этого импульс напряжения от источника 9 прикладывается к диодам 1, причем этот импульс прикладывается в такой момент, когда отсутствует импульс тока, формируемый формирователем 5. Внутреннее сопротивление источника 9 в остальное время (когда он не вырабатывает импульс напряжения) велико (запертый транзистор). При этом через замкнутый диод 1 потечет импульс тока по следующей цепи; положительный выход источника 9 — схема 11 — диод 20 — схема 8 — магнитный накопитель 2 — неисправный диод 1 — схема 7 — диод 28 — схема 10 — отрицательный выход источника 9. Импульс тока поступит на вполне определенные шины 24 схем 10 и ll, соответствующие адресу неисправного диода 1, в результате чего определенные сердечники 52 и 58 схем 10 и 11 перемагннтятся и на их выходных обмотках 55 сформируется код, соответствующий адресу замкнутого диода 1, которьш с шин 84 схем 10 и 11 поступает на шипы 85 схемы 12, после чего в виде сигнала «сбой» вЂ” на устройство управления 36.

Таким образом, введение источника 9 позволяет решить задачу выявления замыкания диода 1, а введение схем 10 и 11 — задачу локализации замкнутого диода 1. Затраты оборудования при тХп = 1024 составляет ориентировочно б"lо от всего дешифратора, причем с увеличением mXn этот процент уменьшается.

Обмотки 54 на сердечниках 52 расположены

"аким образом, чтобы при поступлении импульса тока на любую из шин 24 схем 10 и 11 иеремагнитнлись те из 2Л сердечников 52, которые соответствуют 2М вЂ” разрядному. двоичному адресу замкнутого диода (Л1 = N = log ò = log>n) .

Введение сердечника 53 в схемы 10 и 11 обусловлено необходимостью формирования сигнала «сбой» при замыкании диода 1, соответствующего нулевым выходам обоих блоков первой ступени дешифрации, двоичные адреса которых содержат нули во всех первых или вторых Л1 разрядах. При этом сигнал «сбой» с выходных шин 37 схем 10 и 11 поступает пря365707 о мо на устройство управления 86, минуя схему 12.

Замыкание ключей в блоках 8 (4) сопровождается растеканием тока от формирователя 5 по нескольким шипам 28 (или 26) или протеканием тока через ключ несоответствующий адресу выбираемой числовой линейки магнитного накопителя 2.

Схемы 7 и 8 обеспечивают выявление замыкания ключей блоков 8 и 4 соответственно и формирование сигнала «сбой >, поступающего на устройство управления 86. Для этого прп записи на ключи адрес (в двоичном коде) записывается и на магнитные сердечники 56 схем

7 и 8, в результате чего определенные сердечники 56 оказываются перемагниченными (подготовленными) в определенное состояние. Обмотки 58 расположены на сердечникках 56 по схеме шифрации таким образом, что при открывании нужного ключа блока 3 (4) импульс тока от формирователя проходит по обмоткам 58 всех (и только их) ранее «подготовленных» сердечников 56. При протекании тока через ключ блока 8 (4), несоответствующий нужному адресу, возможны дьа случая: протекание тока по обмоткам 58 всех ранее «подготовленных» сердечников 56, а также по обмоткам 58 некоторых «неподготовленных» сердечников 56; протекание неполного тока по обмоткам 58 некоторых из ранее «подготовленных» сердечников 56.

Для выявления несовпадения адреса выбираемой числовой линейки с нужным адресом во втором случае одновременно с запуском формирователя 5 по обмоткам 59 (включенным встречно относительно обмоток 57 и 58) сердечников 56 пропускается импульс тока от устройства управления 86, причем его длительность меньше длительности импульса тока от формирователя 5, в результате чего импульс тока от формирователя полностью «перекрывает» импульс тока, протекающий по обмоткам 59 сердечников 56, по времени и равен по амплитуде. При этом те «подготовленные» сердечники 56, по обмоткам 57 которых протекает неполный ток от формирователя 5, перемагнитятся в новое состояние за счет тока, протекающего по обмоткам 59.

При протекании тока по обмоткам 57 «неподготовленных» сердечников 56, эти сердечники также перемагнитятся в новое состояние, так как длительность «перекрытого» импульса (по обмотке 59) меньше длительности импульса тока от формирователя 5 (по обмотке 57).

Как в первом, так и во втором случаях перемагничивание хотя бы одного сердечника 56 в новое состояние сопровождается появлением э. д. с. на его обмотке 60, что соответствует подаче сигнала «сбой» на устройство управления 86 со схем 7 или 8.

Таким образом, введение схем 7 и 8 позволяет решить задачу выявления неисправности типа «замыкание» в ключах первого 8 и второго 4 блоков первой ступени дешифрации.

Локализация замкнутого ключа в блоках 8

25 зо

35 ао

6О

65 () (4) осуществляегся после возникновения сигнала «сбой» на обмотках 60. С этой целью устройство управления 86 организует систему тактов, проверяющую наличие проводящей ветви в блоках 8 (4) без покрытия (подготовки) ключей в первой ступени. Сначала пз управляющего устройства 86 поступают сигналы по входам 88 и 41. адрес неисправного ключа в блоке 8 прп этом фиксируется на схеме 12 с помощью схемы 10. Затем пз устройства управления 86 поступают сигналы по входам 88 и 40. Лдрес неисправного ключа в блоке 4 прп этом фиксируется а схеме 12 с помощью схемы 11.

Рассмотрим работу предложенного устройства в случае возникновения неисправности типа «обрыв».

Для выявления обрыва одновременно с формированием импульса формирователем 5 на вход 89 схемы 6 подается импульс тока от управляющего устройства 86, причем такой, чтобы он полностью

«перекрывался» импульсом тока от формирователя 5. Прп наличии импульса тока от формирователя 5 схема 6 не срабатывает, что свидетельствует об отсутствии обрыва в адресной цепи. Отсутствие же его является причиной срабатывания схемы 6, так как сердечник

47 перемагничивается импульсом тока по обмотке 48. При этом сигнал «обрыв» поступает с выхода 44 схемы 6 на устройство управления 86, которое прекращает нормальную работу и приступает к выработке следующей последовательности контрольных управляющих сигналов по входам 42, 40, 41, каждый из которых сопровождается подачей сигналов запуска па вход 88 формирователя 5 и на вход 89 схемы 6, а при необходимости и возбуждением регистра адреса 29.

По сигналу входа 42 открывается ключ 16, и формирователь 5 подключается непосредственно к отрицательному полюсу источника питания. Если формирователь 5 исправен, то его выходной импульс поступает на вход подготовки 17 схемы 6 и запрещает запуск этой схемы.

Таким образом, транзистор 51 схемы 6 не срабатывает, что свидетельствует об исправности формирователя 5.

По сигналу с входа 40 открывается ключ

18, и организуется новая цепь для выходного импульса формирователя 5: ключ 18 — схема 11 — диоды 20 — блок 4. Наличие тока в этой цепи (что выявляется схемой 6) свидетельствует об исправности подготовленного ключа в блоке 4. Отсутствие тока свидетельствует об обрыве ключа в блоке 4, номер которого записан в регистре адреса 29.

По сигналу с входа 41 открывается ключ 14, и организуется следующая цепь выходного импульса формирователя 5: блок 8 — диоды 28 — схема 10 — ключ 14. Наличие импульса тока в этой цепи свидетельствует об исправности подготовленного ключа в блоке 8.

Если при подаче сигналов по входам 42, 40

365707

7 и 41 во всех случаях схема б не фиксировала обрыв, то делается вывод об обрыве диода 1, адрес которого записан в регистре адреса 29.

Таким образом, введение схемы б и клю ей 18, 14 и 15 позволяет решить задачу выявления и локализации обрыва цепи дешифратора. На базе описанного нереверсивного дешифратора легко построить в реверсивный дешифратор с такими же возможностями путем удвоения блоков источника 9, схем б — 8, ключей 18 — 15 и диодов 20 и 28 и обмоток 54 на сердечниках 52 и 58 схем 10 и 11. 1(роме того, в реверсивных дешифраторах выдвигается дополнительное требование к источникам 9 нанря кения, заключающееся в том, что )I>I источники не имели общих точек с нсточником питания формирователей 5. Выдвинутое требование легко выполнить, применив в качестве источников изолированные друг от друга и QT источника питания формирователей 5 вторичные обмотки импульсных трансформаторов.

Предмет изобретения

1. Двухступенчатый дешифратор с контролем, содержащий два блока первой ступени депифрацпи с т и и выходными ключами соот8 гетственно, диодную матрицу второй ступени дешифрации, две схемы шифрации, устройство управления, индикатор, одповходовую схему контроля, ключи и основной источник питания, oT,ø÷òîùèécë тем, что, с целью автоматической л0калпзацпи места неиснравHостн типа

«замыкание», первый выход дополнительного источника импульсного iliITBllliÿ через первую схему шифрации и и дополнительных диодов !

О подключен к выходам соответствующих ключей первого блока первой ступени дешифрации и через один ключ — — к входу основного источника питания, второй выход дополнительного источника импульсного питания через и допол15 нительных диодов н вторую схему шифрации подключен к выходам соответствующих и ключей второго блока первой ступени дешифрации и через другой ключ — к выходу основного источника питания, выходы обеих схем шиф20 рации подключены ко входам индикатора.

2. Дешифратор по п. 1, отличающийся тем, что, с целью локализации места обрыва адресной цепи, основной источник питания подключен к и выходным ключам первого блока

Ы первой ступени дешифрации через одновходовую схему контроля, выход которой подклю ен к устронству управления.

365707

1 Ж

Составитель В. Крылова

Техред А. Грачева

Корректор Н. Аук

Редактор Е. Семанова

Загорская типография

Заказ 1043 Изд. № 1105 Тира к 647 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий прн Совете Министров СССР

Москва, K-35, Раушская наб., д. 4 5