Всесоюзная iи1нтно-ге1йг]н;^?дшe'-'!sju^o':"tka ^

О П И С А Н И Е 337782

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

@++®

Зависимое от авт. свидетельства №

Заявлено 03.1V.1970 (М 1425873!18-24) с присоединением заявки №

Приоритет

Опубликовано 05.V.1972. Бюллетень № 15

Дата опубликования описания 2бЛ .1972

М. Кл. С 061 11 00

Комитет по делам изобоетений и открытий при Совете Министров

СССР

УДК 681.326.7(088.8) АЯ

i:т:..1,,т4 .)3

Автор изобрете

H. П. Байда ч т 1

Томский политехнический институт им. С. М. Кирова Ь " :тп Заявитель

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ

ИМПУЛЬСОВ

Предлагаемое устройство для контроля последовательности импульсов относится к вычислительной технике и может найти применение в системах контроля цифровых вычислительных машин.

Известно устройство для контроля последовательности импульсов, содержащее триггер со счетным входом, триггер с раздельными входами и схемы «ИЛИ», В известном устройстве сигнал ошибки вырабатывается прп несовпадении состояний тоиггера с счетным входом и триггера с раздельными входами.

Однако схема этого устройства имеет низкую помехоустойчивость, обусловленную неодновременным перебрасыванием триггеров.

В предлагаемом устройстве выходы многоходовых схем «ИЛИ», объединяющих контролируемые импульсы, соединены через двухвходовую схему «ИЛИ» со счетным входом триггера и через линии задержки со входами схемы сравнения, а другие входы схемы сравнения подключены к единичному и нулевому выходам триггера со счетным входом.

Зто дает возможность отказаться от использования в схеме устройства триггера с раздельными входами и одной схемы «ИЛИ» и повысить помехоустойчивость схемы контроля.

На чертеже изображена схема устройства.

Устройство для контроля последовательности импульсов содержит многовходовые схемы «ИЛИ» 1 и 2 для сборки нечетных и четных контролируемых импульсов соответственно, схему «ИЛИ» 8, триггер со счетным входом 4, линии задержки 5 и б на время

5 переходных процессов в триггере и схеме

«ИЛИ» 8 и схему сравнения 7.

На выходе схемы «ИЛИ» 1 формируется сигнал сборки нечетных контролируемых импульсов

Сн С1VC Ь ... УС2л+т, а на выходе схемы «ИЛИ» 2 формируется сигнал сборки четных контролируемых HMпульсов с, = c,vc,v... vc,„, Сигналы С и С, через схему «ИЛИ» У поступают на счетный вход триггера 4 и через линии задержки 5 и б на входы схемы сравнения 7.

На другие входы схемы сравнения 7 поступают сигналы с единичного и нулевого выходов триггера 4. Схема сравнения 7 вырабатывает сигнал ошибки У по формуле

Y = aC»VaC,„, где С,-,„— задержанный сигнал C„;

C» — задержанный сигнал С

При нормальном чередовании контролируемых импульсов сигналы С„устанавливают

30 триггер 4 в состояние «1», а сигналы С, пере337782

Сиаиал ОшиЬпи

С1 С5 Сг,1

Р 4 а

Составитель В. Крылова

Техред Л. Богданова

Редактор Е. Гончар

Корректор Л. Царькова

Заказ 1548/9 Изд. л/а 589 Тираж 448 Подписное

Ц1-1ИИПИ 1(огнитета по делам изобретений и открытий при Совете Мннистров СССР

Москва, Я(-35, Раушская пао., д. 4/5

Типография, пр. Сап нова, 2 бр асывают его в состояние «0». Сигнала ошибки в этом случае не возникает. При выпадании какого-либо импульса из контролируемой последовательности происходит нарушение чередования импульсов Сзн или C„и на выходе схемы сравнения возникает сигнал ошибки.

Предлагаемое устройство наиболее целесообразно применять для контроля схем, выполненных на потенциальных элементах.

Предмет изобретения

Устройство для контроля последовательности импульсов, содержащее схему сравнения, первую и вторую многовходовые схемы ИЛИ соответственно для четных и нечетных контролируемых им пульсов, соединенные через третью схему «ИЛИ» с триггером, отличаю5 и ееся тем, что, с целью повышения помехоустойчивости устройства в него дополнительно введены линии задержки, причем выходы первой и второй многовходовых схем «ИЛИ» соединены с входами соответствующих линий

10 задержки, а выходы линий задержки и выходы триггера соединены с входами схемы сравнения, выход которой подключен к выходу устройства.