Универсальный триггер

Г

Оl1ИCAНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Ссветскик

Сациалистическик

Республик

Зависимое от авт. свидетельств" ¹

Заявлено 20.IX.1971 (№ 1698911/26-9) М. Кл. Н 03k 3/286

Н 03k 21/00 с присоединением заявки №

Комитет по делам изобретений и открытий при Совете Министров

СССР

Приоритет

Опубликовано 25.XII.1972. Бюллетень № 4 за 1973

Дата опубликования описания 15.II.1972

УДК 621.325(088.8) Автор изобретения

Б. В. Шевкопляс

Заявитель

УНИВЕРСАЛЬНЫИ ТРИГГЕР

Изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике.

Известны универсальные триггеры, содержащие входной и выходной вентили «И-HF» по схеме многоэмиттерной транзисторнотранзисторной логики.

Предл агаемый триггер отличается от известных тем, что в него введен пороговый логический элемент, содержащий дискриминатор и диодно-резистивный линейный сумматор, в котором вывод каждого весового резистора через диод подключен к выводу суммирующего резистора и ко входу дискриминатора, соединенного своим выходом со входом выходного вентиля «И-НЕ» и через диод — с выводом первого весового резистора и выходом входного вентиля «И-НЕ», у которого два эмиттера многоэмиттерного транзистора подключены через диоды к выводу второго весового резистора и соответственно к первой информационной шине и шине синхронизации, при этом вторая информационная шина соединена через диод с выводом третьего весового резистора.

Эти отличия позволяют повысить надежность и увеличить быстродействие устройства.

На чертеже изображена схема предлагаемого универсального триггера.

Универсальный триггер содержит входной вентиль «И-НЕ» 1, выходной вентиль «И-НЕ»

2, пороговый логический элемент 8, состоящий из дискриминатора 4 и диодно-резистив5 ного линейного сумматора 5.

Диодно-резистивный линейный сумматор 5 содержит три группы диодов 6 и 7; 8, 9 и 10; 11 и 12 с объединенными анодами. Точка соединения анодов диодов 6 и 7 соединена через

1О весовой резистор 13 с положительным источником питания 14. очки объединения анодов диодов 8; 9 и 10; 11 и 12 соединены через соответствующие весовые резисторы 15 и 16 с положительным источником питания 17.

15 Катоды диодов 7; 10 и 12 объединены и через суммирующий резистор 18 соединены с «земляной» шиной.

Дискриминатор 4 выполнен на двух последовательно включенных транзисторах 19; 20

20 с общим эмиттером. База первого транзистора 19 подключена 1(0 входу 21 дискриминатора, Коллектор транзистора 20 соединен с выходом 22 дискриминатора, катодом диода б, входом 23 выходного вентиля «И-НЕ» 2.

2s Входной вентиль «И-НЕ» 1 выполнен по схеме многоэмиттерной транзисторно-транзисторной логики. Первый эмиттер многоэмиттерного транзистора 24 соединен с катодом диода 8 и информационной шиной 25 (вход

3Q F), второй эмиттер этого транзистора соеди364079

3 нен с катодом диода 9 и шиной 26 синхронизации (вход CC) . Коллектор тр анзи стор а

27 — выход входного вентиля «И-HE» — соединен с анодами диодов б и 7, Катод диода 11 подключен к информационной шине 28 (вход D). Выход 22 дискриминатора — прямой выход триггера (Q), а выход

29 выходного вентиля «И-НЕ» — инверсный выход триггера (Q).

Диодно-резистивный линейный сумматор 5 предназначен для управляемого суммирования токов, протекающих через весовые резисторы

18; 15 н 16 в суммирующий резистор 18. Токи от положительного источника питания 17 текут через весовые резисторы 15 и 16 во внешние источники входных сигналов F, СС и D„если соответствующие сигналы являются логическими нуляыи, или складываются на суммирующем резисторе 18, если эти сигналы являются логическими единицами. Для того, чтобы ток через весовой резистор 18 тек в суммирующий резистор 18, необходимо, чтобы транзистор 28 и диод 6 были закрыты. Сопротивления весовых резисторов 16; 15 и 18 обратно пропорциональны их весам W>, Р,, Гз соответственно, причем Wi — — W = — 1, W> ) 2.

Потенциал на входе 21 сумматора, соответствующий взвешенной сумме Z входных сигналов (т. е. сумме весов тех весовых резисторов, через которые текут токи на вход 21), анализируется дискриминатором на транзисторах 19 и 20. Величины весовых и суммирующего резисторов выбираются таким образом, чтобы дискриминатор срабатывал (на выходе 22 появлялся высокий положительный потенциал) при условии, что взвешенная сумма Х больше или равна порогу Т, равному 2. В этом случае потенциал в точке 21 оказывается достаточным для включения транзистора 19 и, следовательно, для выключения транзистора 20. В противном случае (Х (Т) потенциал на входе 21 оказывается ниже порога срабатывания дискриминатора, т. е. на выходе 22 появляется низкий положительный потенциал.

Входной вентиль «И-НЕ» на транзисторах

24 и 27 служит для управления током, текущим через весовой резистор И. Если сигналы на входах F и СС являются логическими единицами, вентиль срабатывает и ток через резистор 8 не используется в процессе суммирования, описанном выше. Выходной вентиль

«И-НЕ» служит для получения инверсного значения Q выходного сигнала Q.

При отсутствии сигнала на шине 26 (на входе СС вЂ” логический нуль) триггер находится в устойчивом состоянии, не зависящем от значений сигналов F :|.О. Действительно, при

Q=«0» взвешенная сумма не может превысить величины W (при D=«1»), и поскольку

WI (Т, на выходе Q поддерживается низкий

15 го г5

35 уровень напряжения. Аналогично при

Q=«1» Х:1Гз)Т, т. е. на выходе Q поддерживается высокий уровень напряжения, Будем далее считать, что СС=«1», Для установки триггера в нулевое состояние (Q=«0») подается следующая комбинация информационных сигналов: 1 =«1»; D=«0». При этом Х=1Г (Т, т. е. на выходе 22 триггера появляется низкий потенциал.

Для установки триггера в единичн >е состояние (Q = «1»):юдается следующая комбинация информационных сигналов: F «1»; D=«1»

При этом Х =- W + W = Т, т. е. на выходе

22 триггера появляется высокий потенциал.

При подаче на входы триггера одной из следующих комбинаций информационных сигналов: F=«0»; D=«0» или Г=«0»; D =

= «1» — состояние триггера не изменяется.

Действительно, действие сигнала F на триггер эквивалентно действию сигнала СС, так как эти сигналы подаются на два эмиттера одного и того же транзистора 24 и на два диода 8 и 9 с обьединенными анодами. Выше было показано, что при СС=«0» триггер находится в устойчивом состоянии. Таким образом, комбинации F=«0»; D=«0» и F=«0»

D=«1» не вызывают изменения состояния триггера.

Предлагаемая схема может быть реализована в монолитном интегральном исполнении.

Благодаря низкому значению порога (Т = 2) схема малокритична к нестабильности источников питания и к относительному разбросу сопротивлений резисторов, входящих в линейный сумматор.

Предмет изобретения

Универсальный триггер, содержащий входной и выходной вентили «И-НЕ» по схеме многоэмиттерной транзисторно-транзисторной логики, отличающийся тем, что, с целью повышения надежности и увеличения быстродействия, в него введен пороговый логический элемент, содержащий дискриминатор и диодно-резистивный линейный сумматор, в котором вывод каждого весового резистора через диод подключен к выводу суммирующего резистора и ко входу дискриминатора, соединенного своим выходом со входом выходного вентиля «И-НЕ» и через диод — с выводом первого весового резистора и выходом входного вентиля «И-НЕ», у которого два эмиттера многоэмиттерного транзистора подключены через диоды к выводу второго весового резистора и соответственно к первой информационной шине и шине синхронизации, при этом вторая информационная шина соединена через диод с выводом третьего весового резистора.

364079 сс

Составитель А. федорова

Текред Л. Богданова Корректоры: Н. Прокуратова и Е. Зимина

Редактор Г. Котельский

Типография, пр. Сапунова, 2

Заказ 176/10 Изд. № 1049 Тирахк 404 Подписное

ЦНИИПИ Комитета IIQ делам изобретений и сткрытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5