Устройство для проверки запоминающих устройств

О П И С А Н И Е 35l2l7

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советоних

Социалиотичесних

Реопублин

Зависимое от авт. свидетельства №

1Ч. Кл. Ci 06f 11/00

G 11с 29. 00

Заявлено 05.111.1970 (№ 1410041!18-24) с присоединснием заявки ¹

Приоритет

Комитет по делам изобретений и OTKpbll

llph Совете Миииотров

СССР

Опубликовано 13.1Х.1972. Бюллетень ¹ 27

УДК 681.327.66(088.8) Дата опубл икования описания 25. IX,1972

Авторы изобретения

Ф. Т. Бобров, А. В. Высоцкий, А. Н. Грязнов, Г. Н. Ермоличев и В. И. Шашин

Заявитель

В 1ОДЦду

УСТРОЙСТВО ДЛЯ ПРОВЕРКИ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

Изобретение относится к измерительным автоматическим устройствам вычислительной техники и предназначено для автоматической проверки в динамическом режиме и с заданным быстродействием блоков долговременных (постоянных) запоминающих устройств, выполненных на ферритовых элементах.

В известных устройствах для проверки постоянных запоминающих устройств, содержащих генератор, схемы останова, линии задержки, счетчик, схемы сравнения числа, схемы сравнения адреса, ячейки «НŠ— ИЛИ», триггер останова, отсутствует автоматизация проверок: так, например, установка эталонного числа, а также адреса в соответствующих схемах сравнения производятся вручную — тумблерами. Вследствие ручной установки эталонного числа и адреса производительность стенда и качество проверки низкие.

Кроме этого, стенд не обеспечивает проверки запоминающих устройств по заданным значениям амплитуд сигнала и помехи.

Цель изобретения — автоматизация проверки, сокращение времени и повышение качества проверки запоминающих устройств.

Это достигается тем, что в устройство введены фотосчитывающий механизм, соединечный с регистром адресов и блоками управления и сравнения, блоки временной селекции и анализа амплитуд и генераторы стробов сигнала и помехи, причем блок анализа амплитуд соединен с блоками временной селекции, сравнения и управления, а блок управления соединен с генераторами стробов сигнала и помехи, которые подключены к генератору тактовых импульсов и блоку временной селекции, при этом блок временной селекции соединен с проверяемым блоком.

Устройство автоматичсской проверки фер10 ритовых блоков долговременной памяти работает по принципу сравнения программы, получаемой от проверяемых блоков, с эталонной программой, вводимой в устройство.

На чертеже представлена блок-схема пред1 лагаемого устройства.

Эталонную программу, а также закодированный адрес, нанесенные на перфоленту, с помощью фотосчитывающего механизма (ФСМ) 1 вводят соответственно в блок 2

20 сравнения и регистр 8 адреса.

Регистр 8 адреса соединен с дсшифратором

4. С выхода последнего управляющие уровни поступают на входы проверяемого блока 5

25 и устанавливают адрес проверяемой информации. После установки проверки с генератора 6 тактовы; импульсов через дешифратор поступают импульсы опроса ферритовых схе» блока памяти, на выходах которого появляет30 ся информация в виде двоичного параллель351217 лого кода, программа которой соответствует установленному адресу.

Программа поступает на соответствующие входы блока 7 временной селекции. На друвис входы блока 7 с генераторов 8 стробов сигнала и помехи 9 подаются импульсы. Импульсы сигнала и помехи с блока 7 временной селекции поступают на блок 10 анализа амплитуды, а с него — на блок 2 сравнения. Блок 10 анализа соединен с блоком 11 управления. На блок 7 временной селекции, кроме сигналов информации проверяемого блока, подаются импульсы с генераторов 8 стробов сигнала и помехи 9, на которые с генераторов 6 тактовых импульсов и блока 11 управления подаются импульсы. Блок 11 управления соединен с ФСМ 1 и блоком 2 сравнения.

Работа устройства начинается с ввода перфоленты в фотосчитывающий механизм. На перфоленте закодированы служебные команды: для обеспечения старт-стопного режима работы ФСМ 1, а также коды адресов проверяемого ферритового блока памяти и эталонных программ. Код адреса с ФСМ 1 поступает в регистр 8 адреса, который соединен с дешифратором 4. С выхода последнего управляющие сигналы поступают на входы проверяемого блока б и устанавливают адрес проверяемой информации. После установки адреса с генератора 6 тактовых импульсов через дешифратор 4 поступают импульсы опроса ферритовых схем памяти блока. На входах последнего появляется информация в виде параллельного кода, программа которой соответствует установленному адресу. Информация поступает на соответствующие входы блока 7 временной селекции. На другие входы блока 7 с генераторов стробов сигнала и помехи поступают стробирующие импульсы.

Временная селекция этих сигналов позволяет разделить полезный сигнал и помеху для последующего анализа их амплитуды и детализации характера неисправности проверяемого блока.

Импульсы с выходов блока 7 временной селекции подаются на входы блока 10 анализа амплитуд. На другие входы блока 10 подаются сигналы с блока 11 управления, обеспечивающие последовательный, в два этапа, анализ значений амплитуд сигналов.

На первом этапе анализируется величина амплитуды полезного сигнала по отношению к заданным значениям, на втором этапе— величина амплитуды сигнала помехи. Если значения амплитуд полезного сигнала или сигнала помехи не вышли из заданного предела, блок 10 анализа амплитуд выдает соответствующую программу на блок 2 сравнения. На другие входы блока 2 от ФСМ 1 поступает эталонная программа.

15 го

Если обе программы совпадают друг с другом, с блока 2 сравнения подается разрешающий сигнал на блок 11 управления, который, в свою очередь, выдает сигнал пуска на

ФСМ 1. При продвижении перфоленты считывается код следующего адреса и эталонная программа, соответствующая этому адресу.

После завершения считывания эталонной программы блок 11 управления выдает сигнал остановки ФСМ 1, движение перфоленты прекращается и с блока управления подаются управляющие сигналы на генераторы стробов, блок анализа амплитуды и т. д.

Если при проверке испытуемого блока 5 программа, поступающая с него через блоки временной селекции и анализа амплитуды на блок сравнения, не совпадает с эталонной программой или значения амплитуды полезного сигнала (сигнала помехи) вышли из заданного предела, с блока 2 сравнения поступает сигнал ошибки на блок 11 управления. При этом происходит детализация характера ошибки: по сигналу или по помехе, т. е. полезный сигнал ниже заданного предела, сигнал помехи выше заданного предела. В этом случае блок 11 управления не выдает сигнал пуска ФСМ l. Индикаторные устройства регистра адреса указывают адрес ошибки, индикаторные устройства блока сравнения указывают номер выхода блока, на котором информация не совпадает с эталонной, индикаторные устройства блока анализа амплитуд указывают характер ошибки: по полезному сигналу или сигналу помехи.

В этом случае фиксируются адрес и номер выхода проверяемого блока, после чего проверка блока продолжается.

Предмет изобретения

Устройство для проверки запоминающих устройств, содержащее блок управления, соединенный с блоком сравнения, регистр адреса, соединенный через дешифратор с проверяемым блоком и генератор тактовых импульсов, подключенный к дешифратору, отличающееся тем, что, с целью увеличения быстродействия и улучшения качества проверки, в него введены фотосчитывающий механизм, соединенный с регистром адреса и блоками управления и сравнения, блоки временной селекции и анализа амплитуд, и генераторы стробов сигнала и помехи, причем блок анализа амплитуд соединен с блоками временной селекции, сравнения и управления, а блок управления соединен с генераторами стробов сигнала и помехи, которые подключены к генератору тактовых импульсов и блоку временной селекции, при этом блок временной селекции соединен с проверяемым блоком.

351217

Составитель В. Бакулин

Корректор 3. Тарасова

Техред Е. Борисова

Редактор А. Батыгин

Типография, пр. Сапунова, 2

Заказ 3050/14 Изд. № 1288 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5