Логическое устройство совпадения и формирования импульсов

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

/ + !

1 I !

Зависимое от авт. свидетельства №

Заявлено 04.Ч.1970 (№ 1438424 26-9) с присоединением заявки №

Приоритет

Опубликовано 23.Ч1!1.1972. Бюллетень № 25

Дата опубликования описания I.IX.1972

М. Кл. Н 03k 5/01

Н 03k 19!08

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 621.374.33 (088.8) Автор изобретения

В. Ф. Атаманов

Заявитель

ЛОГИЧЕСКОЕ УСТРОЙСТВО СОВПАДЕНИЯ

И ФОРМИРОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к импульсной технике и может быть использовано в качестве управляемого формирователя импульсов.

Известны логические устройства совпадения и формирования импульсов, содержащие инвертор и два последовательно включенных транзистора, причем коллектор одного из них является выходным электродом устройства, а эмиттер другого соединен с эмиттером инвертора.

Однако эти устройства имеют малое отношение сигнал/помеха, и их нельзя использовать в интегральных схемах.

С целью повышения отношения сигнал/помеха и упрощения технологии производства база транзистора инвертора подключена к базе транзистора, коллектор которого является выходным электродом устройства, а коллектор транзистора инвертора соединен с базой другого из последовательно включенных транзисторов и с источником управляющих сигналов.

На чертеже приведена функциональная схема предложенного устройства.

Устройство содержит инвертор, выполненный на транзисторе 1, подключенном базой к источнику сигнала, эмиттером — к эмиттеру транзистора 2, а коллектором — к базе транзистора 2 и к источнику управляющего потенциала. Коллектор транзистора 2 соединен с эмиттером транзистора 3, база которого соединена с базой транзистора 1, а коллектор является выходным электродом схемы.

Устройство работает следующим образом.

5 При наличии управляющего потенциала положительной полярности по отношению к эмиттеру транзистора 2 последний находится в режиме насыщения, а транзисторы 1 и 3— в режиме отсечки.

10 Положительный перепад напряжения на сигнальном входе включает транзистор 1 и смещает в прямом направлении базу транзистора 8. Заряд неосновных носителей в коллекторной области транзистора 2 обеспечи15 вает импульс тока, протекающий по цепи: эмиттер-коллектор транзистора 1, база-коллектор транзистора 2, эмиттер-коллектор транзистора 8 и нагрузка (на чертеже не показана).

20 Предложенное устройство позволяет получать отношение сигнал/помеха значительно большее десяти, а положительный потенциал на сигнальном входе не оказывает влияния на работу последующих устройств.

Предмет изобретения

Логическое устройство совпадения:и формирования импульсов, содержащее инвертор

30 и два последовательно включенных транзи349094 в&/ход

Bred"

ПВНУЯ

81 Од

ЛlЗНЙ

Составитель Н. Степанов

Техред Л. Богданова

Корректор В. )Колудева

Редактор T. Орловская

Заказ 2676/11 Изд. № 1156 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4/5

Ть пография, пр. Сапунова, 2 стора, причем коллектор одного из них я вляется выходным электродом устройства, а эмиттер другого соединен с эмиттером инвертора, отличающееся тем, что, с целью повышения отношения сигнал/помеха и упрощения технологии производства, база транзистора инвертора подключена к базе транзистора, коллектор которого является выходным электродом устройства, а коллектор транзистора инвертора соединен с базой другого из после5 довательно включенных транзисторов и с источником управляющих сигналов.