Логический элемент «и-или-не/и-или»
1:, т
1, >
ОП ИСАНИЕ
И ЗОБ РЕТ Е Н ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
343383
Зависимое от авт. свидетельства №вЂ”
М.Кл. Н 03k 19/08
Заявлено 13.Ч111.1970 (¹ 1468634/26-9) с присоединением заявки №вЂ”
Приоритет—
Опубликовано 22.Ч!.1972. Бюллетень № 20
Дата опубликования описания 13.Х.1972
Комитет по делам изобретений и сткрытий прн Спеете Министров
СССР
УДК 681.325.5 (088,8) Авторы изобретения
Ю. Я. Чуманов и Б. И. Маковоз
Заявитель
ЛОГИЧЕСКИЙ ЭЛЕМЕНТ «И-ИЛИ-HE È-ИЛИ»
Известны лотичестсие элементы «И-ИЛИНЕ/И-ИЛИ», садержащие входные м ногоэмиттерные llp3IH3tHcTopbl, коллекторы которых соединены с базами транзисторов-расш и рителей, а также прямой и инверсный выходные каскады.
Цель,изобр тен ия — увеличение коэффициента разветвления по каждому выходу, уменьшение за|держк|и импульсов и мощности рассеи ва|ния.
Это достигается тем, что устройство содержит парафа,зный у,силитель на транзисторах с объединенными базами, коллекторы коTolpl,lx через эмиттер ные павтарители подклочены к базам нагрузочных транзисторов выходных каскадов, выполненных во каскадной схеме, эмиттер яервого транзистора парафазного усилителя через .паследавателыно включенный транзистор связи подключен к базе инвертирующего транзистора прямого;выходного каскада, эмиттер .второго транзистора нарафазного усилителя соединен с базой транзистора связи II с коллекторами транзистооов-,расширителей, эмиттеры .которых подключены к базе инверти рующего траизистора инверсного выxone»ol.o каскада.
На чертеже .приведена принц и пиальная схема устрой:сна.
Вход .на лог)тческую схему осуществляется через экспандср или логический расширитель, выполненный на многоэмиттерных транзисторах (МЭТ) 1 и 2, а также резисторе 8, либо на транзисторах 4 и 5, а также резисторе о.
С:ема содержит два в Ixoza; прямой
5 «И-ИЛИ» и инверсный «И-ИЛИ-НЕ». 11нверсный выход осуществляется,с транзисторов 7 и
8, а прямоц — с транзисторов 9 и 10. вклк)ченлых по «каскадной» схеме. Управление верхIIIIx траснзи сторов 9 и 7 осуществляется с эмит10 терны., повторителей 11 и 12, эмиттерныс резисторы которых 18 и 14 13 целях экономии мощвос вкл3очены на выходы схех3ы.
Б устройстве имеется «схема связки» 15, состоящая пз транзисторов 16, 17 и l8, а так:ке
15 резисторов 19,и 20, представляющая сооой 110 функциональному назвачснпк) парафазвый фазорасгцспительный каскад. ос>еснсчивак>щий: — связь входных экспацдероп с цря.мым и
20 инверсным выходами; — одновремеиное управление прямым и инверсным выходами схемы; —:резкое снижение перепада в точке подключения расширителей по «ИЛИ, что суще25 ствепно уменьшает за)зисимость задержки llo любому из выходов от числа входов «(1ЛИ».
Встроенный в схему парафазный усилитель выполнен на транзисторах 16 H 18 со связаннымн базами, что обеспечиваег .èx быстрое
30 переключение. Транзистор 18 управляется но
343383 эмиттеру от схемы экспаяде»ра (транзи сторь»
2 H 5), a TpaHB|Hctotp 15 — glolloJI »ительным транзисторо м связи 17, база, которого подключена,к к оллекторам тех же транзисторов 2,и 5.
Бсли базовые резисторы 19 и 20 встроенного парафазного .усилителя вь»брать таыим образоч», чтобы мощность, рассеиваемая ими, бь»ла ра вна иощ ности ра ссеиваемой базовь»м резистором 8 (б) входного многоэмиттер ното транзистора 1 (4), то мощность, рассе»иваемая схемой, будет равна мощности, рассеиваемо» » двумя инварторами «И-НЕ» обычных схем.
Цепь смещения базы транзистора 10 (8) для обеспечения требуемой номехсоусто»»чивос»»»» выполнена с помощью цепочки из транзистора 21 (22) 1и резисторов 28 — -26.
П ри установлении на всех входах МЭТ 1 (ил и 4) .высокого уровня напряжения аранз»»стор 2 (5) от»<рьпвается, яа его эмиттере устана|вливается напряжение Uо: открытого транзистора 8 порядка 0,7.в, а на его II »»запряжет»ие U +Uii;»i, равное 1 в. Этого напряжен ия недостаочсно для отпирания тра»»зистора 17, так i» 1»а сыщен ном состоянии, сн устанавливает kla выходе «И-ИЛИ-НЕ» пиз»<ий уровель <напря жения. На »<олло»<торе транзистора 18 i стапа вливается уровень, близкий к Uo;+2U;, == = 1,3:в, что обеспечивает згпирание верхнего выходнorо транзистора 7. При подаче хотя бы на один вход каждого МЭТ 1 и 4 низкого уровня на п ряжения тра:»зысторь» 2 .и 5 за пираются, что при вод»»т к увеличению на пряжения IHB их коллекторах. 5 При достижении уровня 2Ua. 1,5 .в отк»рываются транзисторы 17, 21, 10 и 15, а транзистор,18 запирается. В этом состоянии па выхо Ie «И-ИЛИ» у станавливается низкий уровень на»цряже»»ия, а на вь»ходе «И-ИЛИ-HE» — — вы19 соиий. Предмет изобретения Логический элемент «И-ИЛИ-НЕ/Й-ИЛИ», 15 содержащий входные многоэмиттер»п»е тра»зисторы, коллекторы которых, соединены с база ми транзисторов-расш и рителей, прямой и инверсный выходные»<ас кадь», от,гичан>щай»ся тем, что, с целью увеличения коэфф»»ц иента 2о разветвления по <каждому выходу, уменьшепия задержки импульсов и мощ нос»и,рассеивания, оя содержит парафазный чсилитель»а транзисторах ic объеди неннь»ми оазами, коллекто ры .которых через эмиттерные повторите25 лн псдключены к базам нагрузочных Tpанзисторов выходных каскадов, выполненных по »<аа»<ад»»ой» схеме, эмиттер первого транзистора парафаз ного усилителя через последовательно включенный.TpaiHiзистор связи под»<люче н к ба30 зе»»1»вврти ру»о»цего транзистора прямого выходного,каскада, эмиттер второго транзистора парафазного усилителя соединен с базой транзистора связи и с коллекторами транзисторов — расширителей, эмиттерь»,»<оторых подключены к ба зе и нверти рующего транзистора инверсного выходного каскада. 343383 EncоЮытд,Составитель А, Иерман Текре,т Т. YcKOBR Коррететор A. Васильева Редактор Л. Мазуронок бопастиая типография Костромского управления по печати 3 - ка; 4010 11зп Ме 907 Тир,".ж 405 Подпионае ЦНР1ИП11 Кома гота по девам изобретений и открытий при Сазе ге Иинп. r»îë СССР Москва, 7К.35, Ра1чпская паб., д. 4/5
