Устройство для корректировки двоичных арифметических кодов

328464

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

"оюз Советских

Ссдиалистических

Республик

Зависимое от авт. свидетельства № 294142

Заявлено 29.VI.1970 (№ 1455515/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 02.11.1972. Бюллетень ¹ 6

Дата опубликования описания 27.III.1972

М. Кл. G 06f 11/10

Комитет по делам хаобретений и открытий при Совете Министров

СССР

УДК 681.326.75(088.8) Автор изобретения

Jl, И. Шапиро

Заявитель

УСТРОЙСТВО ДЛЯ КОРРЕКТИРОВКИ ДВОИЧНЬ!Х

АРИФМЕТИЧЕСКИХ КОДОВ

Изобретение относится к вычислительной технике.

Известно устройство для корректировки двоичных арифметических кодов по авт. св. № 294142, в котором для обеспечения коррекции осуществляется вычисление остатка от корректируемого числа по модулю вида А=

=2 t-3, затем по вычисленному остатку из внешнего запоминающего устройства считывается код коррекции, состоящий из кода поправки, знака поправки и кода номера группы корректируемого числа, к которой необходимо прибавить код поправки, а затем осуществляется исправление корректируемого числа.

Однако в данном устройстве необходимо наличие внешней памяти для хранения кодов коррекции.

В состав предлагаемого корректирующего устройства введены два логических блока и четыре собирательных схемы, соединенные соответствующим образом с остальными схемами устройства, что обеспечивает возможность определения кода поправки, знака и номера

К-разрядной группы путем преобразований предварительно вычисленного кода остатка.

Такое выполнение устройства позволяет упростить процесс корректировки двоичных арифметических кодов.

На чертеже приведена функциональная схема устройства, 2

Она содержит следующие элементы: цепь ввода 1 корректируемой Il-разрядной информации,где п=1/ +к (/г — число разрядов в группе, t — наибольший номер группы, r — число разрядов в старшей группе; первый регистр 2, предназначенный для хранения кода числа, поступившего в устройство, и кода исправленного числа; вход д для сигнала запуска устройства; схему 4 управления; второй регистр 5, 1р предназначенный для хранения кодов групп и кода поправки; 6 †(h,-I-1)-разрядный сумматор по модулю (2"+-3) накапливающего TllI13; pCBQpCIfBHblki счет 1111i 7 g; у:Ilp2B. спин считыванием информации из регистра 2, и за15 писью К-разрядными группами; счетчик считает по модулю t; дешифратор 8, первые схемы «И» 9 (вентили, предназначенные для считывания корректируемой информации К-разрядными группами); вторые схемы «И» 10

20 (вентили, предназначенные для переписи информации из регистра 5 B сумматор со сдвигом на один разряд влево); третьи схемы «И»

11 (вентили, предназначенные для записи кода поправки из регистра 5 в сумматор в впдс

25 прямого илп обратного кода); четвертые схемы «И» 12 (вентили, предназначенные для записи кодов групп исправленного числа); первый логический блок 18, состоящий из К схем совпадения, выявляющих в К-разрядный групЗр пах коды вида 2, где i=0, ... (К вЂ” 1); второй

328464

3 логический блок 14, состоящий из К схем совпадения, выявляющий в К-разрядных группах коды вида (2" +3) — 2, где i=0, ... (1<,— 1); первая схема «ИЛИ» 15; вторая схема «ИЛИ»

16; третья схема «ИЛИ» 17; четвертая схема

«ИЛИ» 18; выход 19 для скорректированной информации.

Устройство работает следующим образом.

Искаженная информация, поступающая ца вход 1 устройства, фиксируется в первом регистре 2. Сигналом, подаваемым на вход 8, производится запуск устройства. По этому сигналу схема управления 4 осуществляет сброс второго регистра 5 и сумматора б и включение реверсивного счетчика 7 в режим вычитания.

После этого схема управления 4 начинает формировать тактовые сигналы в счетчик 7, на вторые вентили 10 и второй регистр 5. Счетчик 7 с дешифратором 8 осуществляют управление первыми вентилями 9, через которые информация из первого регистра 2 в виде кодов К-разрядных групп разрядов поступает в сумматор 6. Передача групп осуществляется последовательно, начиная со старших разрядов. В сумматоре осуществляется сложение по модулю (2"-+3) или (2" — 3). Тактовыми сигналами, поступающими с выхода схемы управления 4 на вход второго регистра 5, информация из сумматора б переписывается в регистр 5. По сигналам управления поступающим на вход вторых вентилей 10, информация из второго регистра 5 передается на вход сумматора б со сдвигом на один разряд. Тактовые сигналы передачи информации из первого регистра 2 в сумматор б, из сумматора во второй регистр и пз второго регистра через вторые вентили 10 на вход сумматора чередуются в определенной последовательности. После определенного числа указанных тактовых импульсов в сумматоре оказывается сформированным код остатка по модулю (2 <+3) или {2" — 3) от информации, поступившей на вход 7.

По вычисленному коду остатка производится определение кода поправки, знака и номера группы, к которой необходимо прибавить код поправки с учетом знака. Код поправки равен коду ошибки, а знаки их противоположны. В общем случае для ошибки в 1-м разряде можно записать:

К = (12 ) mod(2 1 3), где Ю вЂ” остаток, образованный в сумматоре от и —; n=tk+r, =ck+d;

Здесь и — число разрядов в группе; с — номер группы, в которой произошла ошибка; c(t;

1 — номер старшей группы; 1(к; г — число разрядов в старшей группе.

Код остатка, соответствующий любому с)0 может быть преобразован в определенный код остатка, соответствующий с=0 путем умножения па модулю (2" +3) или (2" — 3) на

2< — " " для д)г и на 2 + — " для д(г. Тогда общую формулу, согласно которой корректирующее устройство осуществляет вычисление номера группы, кода ошибки и ее знака, можно записать где R, o — остаток из группы с=О, образующийся преобразованием R>-, i=t+1 для d(r, l=t для d)r.

10 В соответствии с этим выражением устройство после определения остатка R, работает следующим образом. Схема управления 4 выдает сигнал сброса счетчика 7, а затем последовательность тактовых импульсов íà Вход

15 счетчика 7, второго регистра 5 и вторых вентилей 10. В результате этого после каждого такта передачи кода через вторые вентили 10 происходит умножение кода, содержащегося в сумматоре б на три по модулю (2"+3) или

20 (2" — 3) Если после очередного тактового сигнала в сумматоре 6 образуется кад вида 2" или (2 }+3) — 2 (где i=0 ... (К вЂ” 1), то на одном из выходов соответствующего логического блока 18 или 14 появится сигнал обнару25 жения, который поступает на один из входов первой собирательной схемы 15 или второй собирательной схемы (б, на один из входов третьей собирательной схемы 17. Кроме того, если сигнал обнаружения соответствует коду, З0 образовавшемуся при преобразовании остатка от кода ошибки вида +2 (где r(i(k), то этот сигнал пройдет также на один из входов четвертой собирательной схемы 18. Сигнал, поступивший на один из входов первой 15 или второй 16 собирательной схемы проходит на первые и вторые входы схемы управления 4.

И в том случае, если на выходе четвертой собирательной схемы 18, выход которой соединен с третьим входом схемы управления, сиг40 нал «1» отсутствует, прекращается выдача схемой управления 4 указанных тактовых импульсов. Если же на выходе четвертой собирательной схемы 18 присутствует сигнал «1», то схема управления 4 выдает одиночный им4 пульс на вход счетчика 7 и после этого прекращает выдачу тактовых импульсов. Помимо прекращения выдачи тактовых импульсов по сигналу с первой 15 или второй 16 собирательной схемы в схеме управления фиксирует50 ся знак поправки, Для модуля вида (2 — 3) знак поправки определяется только тем, с какой из собирательных схем 15 или 16 поступил.сигнал. Для модуля вида (2"+3) знак поправки определяется не только сигналами с

55 собирательных схем 15 и 16, но и четностью числа тактовых сигналов, поданных в счетчик 7. Для определения четности числа такто.вых сигналов младший разряд счетчика 7 соединен с четвертым входом схемы управле60 ния 4. После прихода сигнала с одной из собирательных схем 15 или 16 схема управления 4 не только прекращает выдачу указанных тактовых импульсов, но и осуществляет перепись кода 2 (где i=O, ..., К вЂ” 1) с выхода третьей

65 собирательной схемы 17 во второй регистр 5.

328464

Если сигнал обнаружения с одной из собирательных схем 15 или 1б поступает в схему управления сразу после вычисления остатка R>., что свидетельствует о том, что ошибка произошла в группе с=О, то схема управления 4 выдает только сигнал сброса счетчика и переписи кода с выхода третьей собирательной схемы 17 во второй регистр 5.

В результате в счетчике 7 оказывается сформированным код номера группы, к которой необходимо прибавить код поправки, в схе,ме управления — знак поправки, а во втором регистре 5 — код поправки.

После определения кода поправки, ее знака и номера группы схема управления 4 осуществляет переключение счетчика на режим прибавления «1», закрывает вентили цепей обратной связи сумматора б, управляющие сложенивм по модулю 2,+3 или 2" — 3 и формируют ряд тактовых импульсов для выполнения коррекции числа, содержащегося в первом регистре 2. Первым тактовым импульсом производится сброс сумматора б и запись в первый разряд «1», если знак поправки (†). Затем открывается ряд вентилей 9, соответствующих номеру группы, содержащемуся в счетчике 7. Код группы разрядов считывается из первого регистра 2 через вентили 9 в сумматор б.

Следующим TBKTOBbIM H31IIQJIbCOliI информация, содержащаяся во втором регистре б, считывается в сумматор о через третьи вентили 11 в прямом или обратном коде, в зависимости от знака поправки. Исправленный код группы считывается из сумматора через четвертые вентили 12 в соответствующие разряды регистра 2. Момент окончания коррекции фиксируется схемой управления 4. По окончании коррекции исправленная информация выдается пз регистра 2 на выход устройства 19.

Предмет изобретения

Устройство для корректировки двоичных арифметических кодов по авт. св. ЛЪ 294142, отличающееся тем, что, с целью упрощения

15 процесса корректировки двоичных арифметических кодов, оно содержит два логических блока и четыре схемы «ИЛИ», выходы сумматора соединены со входами первого и второго логического блоков, выход первого логическо20 го блока соединен с входом первой дополнительной схемы «ИЛИ» и с первыми входами второй и третьей дополнительных схем

«ИЛИ», выход второго логического блока соединен с входом четвертой дополнительной

25 схемы «ИЛИ» и со вторыми входами второй и третьей дополнительных .схем «ИЛИ», выходы первой, третьей и четвертой дополнительных схем «ИЛИ» и выход счетчика соединены со входами схемы управления, а выход

ЗО второй дополнительной схемы «ИЛИ» соединен со входом второго регистра.