Устройство контроля информации

318946

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 22ЛЧ.1968 (№ 1236315/18-24) с присоединением заявки №

МПК G 06f 11/10

Приоритет

Комитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 28.Х.1971. Бюллетень № 32

Дата опубликования описания 17.XII.1971

УДК 681.327.17(088.8) Авторы изобретения

В. В. Меркуль и И. М. Васильев

Заявитель

УСТРОИСТВО КОНТРОЛЯ ИНФОРМАЦИИ

Изобретение относится к области вычислительной техники и может быть использовано при проектировании внешних устройств цифровых- вычислительных машин, имеющих буферное запоминающее устройство.

В настоящее время внешние устройства вычислительной техники имеют буферные запоминающие устройства, запись и считывание информации в которых осуществляются в параллельном посимвольном коде, когда каждому символу информации отводится адресная ячейка памяти. Применение буферных запоминающих устройств с параллельным посимвольным хранением информации вызвано экономичностью построения адресной системы при использовании принципа выборки «совпадением полутоков» и схемы записи считывания информации при малом количестве разрядов символа. При считывании информации с буферного запоминающего устройства в некоторых случаях приходится формировать строку (позицию) информации, в которую входит информация одного разряда всех символов. Сформированная строка информации при помощи усилителей включает электромагниты печати или перфорации. Для контроля хранения информации в буферном запоминающем устройстве используются схемы контроля символа считанной информации по нечету. Контроль по нечету осуществляется при помощи регистра считанного символа с дешифратором четности, выходы которого объединяются сборкой. Для возможности контроля информации по нечету код символа

5 имеет избыточный контрольный разряд, дополняющий количество единиц в коде символа до нечетного.

На чертеже изображена блок-схема предложенного устройства контроля информации.

10 Для упрощения чертежа представлена схема чтения — записи четырехразрядного буферного запоминающего устройства.

На схеме изображены: счетчик позиций, состоящий из триггеров 1, 2, выходы которых

15 соединяются со входами дешифратора счетчика позиций 8; усилители считывания 4, входы которых соединены с обмотками считывания 5 матриц магнитного куба, выходы усилителей считывания соединяются со входами

20 сборки б формирователей записи 7 и со входами позиционных схем совпадения 8, на вторые входы которых подаются соответствующие выходы дешифратора позиций 8; выходы позиционных схем совпадения 8 объединяют25 ся при помощи сборки 9; одноразрядный сумматор 10, входы которого соединяются с выходом сборки 9 и выходом усилителя 4 контрольного разряда; схема совпадения 11, фиксирующая сбой, входы схемы 11 соединяются

30 с выходом дешифратора 8 последней пози318946 ции; на сборку б контрольного разряда подключается единичный выход сумматора 10; к выходам формирователей записи 7 подключаются обмотки запрета 12 соответствующих матриц магнитного куба.

Контроль считанной информации по нечету в предложенном устройстве основан на принципе последовательного сложения кодов различных разрядов символа с содержимым контрольного разряда этого символа. Так как количество единиц в коде символа, включающем и контрольный разряд, должно быть нечетным, то в результате суммирования информации последнего разряда с содержимым контрольного разряда в сумматоре 10 должен устанавливаться код единицы; в случае, если в сумматоре 10 окажется код нуля, то необходимо выработать сбой. Анализ содержимого сумматора 10 в конце суммирования производится при помощи схемы совпадения 11.

Схема работает следующим образом.

В такте чтения информация, считанная из магнитного куба, воспринимается усилителями считывания 4, сигналами с выхода которых возбуждаются сборки 6 приема инфор.мации на формирователи записи 7. Код информации, считанной с контрольного разряда, через усилитель считывания 4 поступает на вход одноразрядного сумматора 10. В случае совпадения на схемах 8 единичных сигналов с усилителей считывания 4 и дешифратора счетчика позиций 8 на выходе сборки 9 появится сигнал, который поступает на сумматор 10. С выхода сумматора информация через схему сборки 6 поступает на вход формирователя записи 7 контрольного разряда.

Таким образом, в сердечниках контрольного разряда записывается результат суммирования информации контрольного разряда с информацией, считанной с разрядных матриц.

При помощи схемы 11 производится анализ состояния сумматора 10 при суммирова10 нии кода контрольного разряда с кодом последнего разряда символа.

Предмет изобретения

Устройство контроля информации, содержащее блок записи — считывания буферного запоминающего устройства, дешифратор счетчика позиций, позиционные схемы совпа20 дения, входы которых подключены к выходам соответствующих усилителей считывания и дешифратора счетчика позиций, и схему

«ИЛИ», входы которой соединены с выходами позиционных схем совпадения, отлича о25 и ееся тем, что, с целью упрощения устройства, выход схемы «ИЛИ» соединен с первым входом одноразрядного сумматора, второй вход одноразрядного сумматора подключен к выходу усилителя считывания контрольного

30 разряда, а выходы сумматора соединены соответственно со входом формирователя записи контрольного разряда и входом схемы

«И», второй вход которой соединен с выходом деш ифр атор а последней позиции.

318946

Составитель В. М. Шумский

Редактор Б. С, Нанкина Техред 3. Н. Тараненко

Корректоры: Л. В. Орлова и Е. И. Усова

Заказ 3542/15 Изд. № 1498 Тира>к 473 Подписное

ЦНИИПИ Комитета по девам изобретений и открытий при Совете Министров СССР

Москва, 3(-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2