Устройство для декодирования циклических кодов

О П И С А.Н Й Е

ИЗОБРЕТЕНИЯ

=cp :3I7066

Союз Соеетоких

Социалистических

Республик

К АВТОРСКОМУ СВКДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 28.Ч11.1969 (№ 1352590/18-24) с присоединением заявки №

Приоритет

Опубликовано 07.Х.1971. Бюллетень № 30

Дата опубликования описания 4.Х1.1971

МПК G 06f 11/10

Комитет по делам изобретений и открытий при Сосете Министров

СССР

УДК 681.325.63(088.8) Автор изобретения

А. Г. Орлов

Заявитель

УС1 РОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ МИКЛИЧЕСКИХ КОДОВ

Устройство может быть использовано для приема, проверки и дешифрирования телекодовой информации, информации дистанционного управления и телесигнализации, передаваемой циклическими кодами.

Известные декодирующие устройства обеспечивают прием циклических кодов и их проверку по проверочному полиному. Существующие декодирующие устройства не обеспечивают прием, проверку и дешифрование смежных циклических кодов.

Цель изобретения — создание декодирующего устройства, обеспечивающего прием как обычных, так и смежных циклических кодов.

Для этого преобразуются тактовые импульсы на выходе распределителя тактов в соответствии со значением синдрома декодирования, который должен быть вычислен заранее.

На фиг. 1 изображена функциональная схема декодирующего устройства; на фиг. 2— временные диаграммы работы магрицы.

Устройство обеспечивает декодирование и разрядной кодовой комбинации, содержащей и — m проверочных и т информационных разрядов. Способ синфазированпя устройства — синхронный. На вход 1 поступает двоичная информация в виде постоянноточных посылок. Она заводится в блок 2 фазирования по такту, осуществляющий совмещение во времени вырабатываемых тактовых импульсов и импульсов, поступающих на вход 1, Тактовые импульсы с блока 2 подаются в распределитель тактов 3, обеспечивающий последовательное распределение сигнала на и выходах, по числу элементов в кодовой комбинации. При поступлении пусковой фязпрующей по циклу кодовой комопняции, накоплении ее в регистре сдвига 4 и дсшифрнрованпя с помощью дешифрятора 5 формируется фазирующий по циклу импульс. Этот импульс формируется в конце коловой комбинации, т. е. на ее и такте и, поступив в распределитель тактов, сбрасывает его в и-ный такт, обеспечивая спнфазное по циклу положение приемного и передающего распределителей тактов.

В состав блока 2 фазирования по такту Входит делитель 6 с коэффициентом деления, зависящим от допустимого шага коррекции. На

2Р выходе делителя 6 подключена матрица распределителя 7, обеспечивающая формирование в течение такта на К выходах последовательно распределенных во времени lг импульсов (см. фиг. 2). Первый импульс U< совпалает с серединой элементарной посылки кодовой комбинации. Проверка кодовой комбинации циклического кода может осуществляться с помощью образующего и проверочного полиномов. В данном случае проверка

3р осуществляется по проверочному полпному и

+ д1дх + д ОР

65 зак.иочается в умножении кодовой комбинации сигнала S (х) на проверочный полипом

Qс(х), представляющий частное от деления двучлена х" +1 на образующий полипом Р (х).

Количество разрядов кода, участвующих в проверке, выбирается в соответствии со структурой проверочного полинома

Q,(х) = q х + q„, 1х" — +.....

При первой проверке участвуют следующие разряды кодовой комбинации

5(х) 5ддд) 5/дд — 1 д 5д 50 д пРи ВтОРОи — 5 +1, 5ддд,....... 5> Si, при последней — 5» S„ i, В связи с тем, что импульсы распределителя 7 разнессны во времени, а сигналы е выходов ячеек регистра сдвига подаются на блок

8 постоянно, то на выходе «ИЛИ» 9 будем иметь серию коротких импульсов, количество которых соответствует числу совпадений импульсов распределителя 7 и сигнала, соответствующего единице (например минуса) с выхода регистра 4. Количество этих импульсов в связи с равенством нулю произведения

S(x) Q0(x), должно быть четное при каждой из п — т проверок. Четность количества импульсов, поступающих с выхода «ИЛИ» 9 в течение такта, устанавливается с помощью триггера ТГ 10. В начале импульсом UI он сбрасывается в состояние ноль, азатемвтечение полутакта с выхода «ИЛИ» 9 подаются импульсы совпадения. При четном количестве этих импульсов, триггер окажется в нулевом положении. Сигнал об этом считывается в конце каждой проверки с помощью импульса

UI, д на вход триггера ТГ 11 и хранится на нем в течение всех n — m проверок. На п-ом такте, если все п — m проверок на четпость дали нулевой результат триггер ТГ 11 останется в нулевом исходном положении, и с его выхода выдается сигнал отсутствия ошибок, который на и-ом такте и к-ом элементарном импульсе распределителя 7 с помощью ячейки

«И» 12 будет обеспечивать формирование сигнала разрешения исполнения кодовой комбинации, находящейся в данное время в регистре сдвига 4.

Формированпе смежных циклических кодов сводится к преобразовани1о исходного сигнала S(x) путем его сложения по модул1О два с некоторым полиномом

Е(х) (Р(х), 5(х) Я Е(х) = — С(х), Принятая информация должна быть депреобразована

С(х) + Е(х) = 5(х) .- Е(х) i !Е(х) =- 5(х).

Устройство обеспечивает введение в снпхронизм и декодирование любых смежных гру:ш циклических кодов. При этом нет необходимости производить предварительные преобразования кодовых комбинаций, в результате чего цикловое фазирование может быгь Ол25

1цествлено преобразованной кодовой комбинацией

C,(х) =- S,(õ);--;, Е(х), которая, как и в случае использования обычных кодов, записывается и последовательно продвигается в регистре сдвига 4. В связи с тем, что в регистр будут записываться преобразованные кодовые комбинации, результат их проверок при дешифрировании не будет р авен нулю

C(x)Q,(х) = (5(х) 1E(x))Q,(х) =

=- 5(х) Q (х) сэ Е(х)Q.(õ) =;: — О, так как Е(х) по условию не является разрешенной комбинацией.

Вследствие проверок получе;1 опреде IOEIIEI IH который 5loiKeT быть предварительно li принят за нулевой

5(x)Q,(х);-, Е(х)Я,(х) = 0 - - E(x)Q,(х) = I „(õ), I де 1 il(x) полипом степени пе выше n— т — l. 1 eneðü yl«e по IHIEO>I 1 (х1, полученный в рез.дльтате n — m проверок кодовой

1,омбипации С(х}, может быть легко сведен и

11 левохlу путем сложения по модулlо ДВа с

I iE(x). С этой целью в соответствии с pac»oложепием единиц в TII(x) формируется группа тактовых импульсов путем предварительного подсоединения выхода распределителя тактов

3 на элемент «ИЛИ» 18. Например, TII(x) =

=10101, на «ИЛИ» 18 заводятся шины, несущие один, три и пять тактовых импульса,,"диалогично формируются группы нулевых импульсов с помощью «ИЛИ» 14. Наличие единицы в Т11(х) означает равенство единице соответствующей проверки, нечетному числу

С) Ъ1МИРУЕдМЫХ ПО МОДУЛIО ДВа ИмпульСОВ СОВпадения, поступающих на 1 Г 10 с «ИЛИ» 9.

1(оммутируя выходы триггера ТГ 10 в соответствии со структурой полинома T<(x), удается осуществить преобразование результата провсрок и привести его к тому резуль1ату, которьш получается при декодировании ооычных циклических кодов.

Подсоединением выходов распределителя д в соответствии с расположением единиц и нулей В Tg(x) можно ооеспечить приведение к нулю любого смежного циклического кода.

Значение То(х) должно быть вычислено указанным способом.

При дешифрировании обычных циклических кодов E(x)=0 и T(x)=0, поэтому все

n — m выходов распределителя 8 должны быть заведены па вход ячейки «ИЛИ» 14.

Предмет изобретeния,) oTpoйство для декодирован1гя циклических кодов, содержащее регистр сдвига, соединен. пый с Олоком фазирован1111 ИО т11кту> с распредели 1елем тактоВ и распределителем импульсов и через поразрядные схемы «И» и схему

«И. 1И» с триггерами памяти, отличп>ош1ееся

317066

ТП И I р 1

Д Е

П С

Ф ь.2

Составитель В. Крылова

Техред Т. Т. Ускова Корректор А. П. Васильева

Редактор E Гончар

Заказ 3095, 8 Изд, гй !308 Тираж 473 Подписное

1ИИИТ1И Котантета по делам нэобретеннй и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 тем, что, с целью декодирования смежных циклических кодов, в него дополнительно введены схемы «И» и «ИЛИ», причем единичные выходы распределителя тактов соединены с одной дополнительнон схемой «ИЛИ», выход которой соединен с первым входом первой дополнительной схемы «И»; нулевые выходы распределителя тактов соединены с другой дополнительной схемой «ИЛИ», выход которой соединен с первым входом дополнительной схемы «И»; вторые входы схем «И» соединены с выходами триггера памяти.