Патент ссср 291329

О П И С А Н И Е 29I329

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетскин

Социалистичеснин

Республик

Зависимое от авт. свидетельства ¹â€”

Заявлено 10.Х.1968 (№ 1273794/26-9) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 06.1.1971. Бюллетень № 3

Дата опубликования описания 9.III.1971

МГЭИК Н 03k 5/13

Комитет ло делам изобретений и открытий ори Совете Министров

СССР

УДК 621.374.5 (088.8) Автор изобретения цптБ

А. Ф. Терещенко

Заявитель

ПРЕОБРАЗОВАТЕЛЬ ВЕЛИЧИНЫ НАПРЯЖЕНИЯ

В ШИРИНУ ИМПУЛЬСОВ

Изобретение от носится к области импульсной техники, а имеосно к устройствам, осуществляющим широтно-,:импульсную модуляцию сигнала.

Известны устройства .преобразования амплитуды электрического сигнала в ширину импульсов несущей частоты, основанные на принципе дина м ической,компенсации.

В этих устройствах ширина импульса соответствует мгновенному значению входного сигнала в момент сравнения. Это обуславливает образова ние довольно большого ложного сигнала при действии на |входе высокочастотной помехи, пр ичем искажения могут достигать 100%.

Цель изобретения — повышение быстродействия и помехозащищенности преобразователя.

Это достигается тем, что устройство содержит два канала, при этом в первом канале между входом преобразователя и одним из входов его схемы сравнения включены последовательно сумматор, к кото рохту подключен источник постоянного напряжения, и интегратор. Во втором канале между входом преобразователя и одним из |входов его схемы сравнения включены инвертор, сумматор, к которому подключен:источник постоянного напряжения, и интегратор. Вторые входы схем сравнения в обоих каналах подключены через два интегратора каждый ко второму источнику постоянного напряжения. Выходы схем сравнен ия 1-го и 2-го каналов подключены соответственно к 1-му и 2-му входу триг5 гера, а 1-й iH 2-й выходы триггера подключены к разрядным устройствам, которые подключены ко всем интеграторам 1-го и 2-ro каналов соответственно.

При этом один из выходов трнггера является выходом,в=его устройства.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 — временные диаграммы напряжений.

Входная клемма I соединена с первым входом сумматора 2 первого канала и входом инвертора 3 второго канала, а выход инвертора соединен с первым входом сумматора 4 второго канала. Вторые входы сумматоров 2 и 4 соединены с источником 5 опорного, постоянн ого по:величине, напряжения Ущ. Выходы сумматоров соединены со входами интеграторов б и 7, имеющих индивидуальные разрядные устройства 8 и 9 соответственно.

Выход, интегратора б соединен с первым вхо25 дом схемы сравнения 10, а выход интегратора 7 соединен с первым входом схемы сравнения 11. Вторые входы схем сравнен|я 10, l1 соединены с выходами интеграторов 12 и 18, входные зажимы которых соедизо нены через интеграторы 14 и 15 с источником

291329

Зо

16,постоянного напряжения Up>. Интеграторы

12, 18, 14, 15 имеют .индивидуальные разрядные устройства 17, 18, 19, 20 соответственно.

Выходы схем сравнения 10:и 11 соединены с первым и вторым входами триггера 21, первый выход .которого соединен с выходной клеммой 22 и управляющими входами разрядных устройств 8, 17 и 19, а второй выход триггера соединен с управляющими входами разрядных устройств 9, 18 и 20.

Рассмотрим работу преобразователя, начиная с момента переброса триггера 21 в положение О, при кото ром на его первом выходе образуется напряжение низкого уровня Uqz (см, фиг. 2), разрядные устройства 8, 17, 19 выключаются, а разрядные устройства 9, 18 и 20 включаются, вследствие чего интеграторы 7, 18 et 15 быстро разряжаются до нуля.

Наоборот, в первом канале начинается рабочая стадия преобразования, причем процессы, протекающие в первом канале, определяют длительность данного полупериода.

Входное измеряемое напряжение, смещенное на величину U<>,в суммато ре 2, начинает интегрироваться в интеграторе 6, вследствие чего его входное .напряжение U< (ом. фиг. 2) нарастает от нуля по ли нейному закону в заьисимост и от,величины входного сигнала. Одновременно п роизводится интегрирование постоянного напряжения Uqz, поступающего с источника 16 на вход интегратора 14, а с его выхода на интегратор 12. В результате выходное напряжение Ui последнего начинает нар астать от .нуля по квадратичному закону.

В момент l!, когда выходное напряжение интегратора 12, поступающее на второй вход схемы сравнения 10, достигнет величины выходного напряжения интегратора 6, поступающего,на первый ее вход, схема сравнения

10 выдает сигнал, которым триггер 21 перебрасывается ь положение «1». При этом на первом выходе триггера фо рмируется напряжение Ugg высокого уровня, а на втором выходе триггера — низкого уровня. Вследствие этого разрядные устройства 8, 17 и 19 включаются, а разрядные устройства 9, 18 и

20 включаются, и начинается, вторая стадия преобразования.

В начале второго полупериода происходит быстрый разряд до нуля интеграторов 6, 12, 14 первого, канала через замкнутые разрядные устройства, обладающие в замкнутом положен ни малым сопротивлением. Длительность второй стадии определяется работой нижнего канала преобразователя. Входное нап ряжение,,инвертированное инвертором 8 и смещенное .в сумматоре 4 на величину U!!!, (U4 на фиг. 2) начинает,интегрироваться в интеграторе 7, вследствие чего выходное напряжение последнего нарастает от нуля по л инейному закону (U7 на фиг. 2).

В противоположность первой рабочей стадии крутизна нарастания напряжения в зависимости от величины входного сигнала не увеличивается, а уменьшается. Одновременно происходит интегр и рование постоянного напряжения U», поступающего с источника !6 на интегратор 15 и далее на интегратор 18.

В момент /д, когда выходное параболически нарастающее напряжен не интегратора 18, поступающее на второй вход схемы сравнения

11, достигнет величины выходного напряжен ия интегратора 7, .поступающего на первый вход схемы 11, она,выдает сигнал, которым триггер 21 вторично перебрасывается в положение О. При этом на первом выходе триггера формируется напряжение низкого уровня

U!zz, а,на втором выходе — соответственно высокого уровня, и начинается второй цикл преобразования, протекающий аналогично рассмотренному.

В качестве модулируемого параметра— ширины;импульса — можно принять любой из полупериодов выходного сигнала триггера 21.

Предмет изобретения

Преобразователь величины напряжения в ширину импульсов, содержащий интеграторы, схемы сравнения, разрядные устройства, отяичаюи1ийся тем, что, с целью повышения быстродействия и помехозащищенности, содержит два канала, в первом канале между входом .преобразователя и одним из входов его схемы с равнен ия включены последовательно сумматор, к которому подключен источник постоянного напряжения и интегратор; во втором канале между входом преобразователя и одним,из входов его схемы сравнения включены инвертор, сумматор, к которому подключен указанный источник постоянного напряжения,,и интегратор,,вторые входы схем сравнения в обоих каналах подключены через два интегратора каждый ко второму источнику постоянного напряжения, выходы схем сравнения 1-го и 2-ro каналов подключены к

1-му и 2-,му входу триггера соответственно, а

1-й,и 2-й выходы триггера подключены к разрядным устройствам, подключенным ко всем интеграторам 1-го и 2-го каналов соответственно, один из выходов триггера является выходом всего устройства.

291329

Фи8. 1

U22

- и2 2

Составитель А. джерман

Редактор Ю. Д. Полякова Те ред Л. В. Куклина Корректор Л. А. Царькова

Заказ 46/297 Тираж 480 Подписное

ЦНИИПИ Комитета по дечам изобретений и открытий при Совете Министров СССР

Москва, )К-35, Раушская наб., д. 4/5

Тип. Харьк, фил, пред. «Патент»