Буферное запоминающее устройсгко

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

273284

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетел ьс гва ¹â€”

Кл. 21aI, 37/04

Заявлено 09.VI1.1969 (№ 1346083,18-24) с присоединением заявки ¹â€”

Комитет по делам изобретений и открытий при Совете Министров

СССР

МПК G 11с 11/06

УД К 681.327.66 (088.8) Приоритет

Опубликовано 15Х1.1970. Б!оллетень ¹ 20

Дата опубликования описания 24 VIII.1970

Авторы

ИЗОбретеии5!

А. Ф. Иоффе, М. В, Иовлев и В. В, Лямбек

Заявитель

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙС 1 ВО

Изг!естно буферное запоминающее устройство с накопителем иа ферритовых сердечниках. Оно содержит матрицу иа ферритовых сердечниках, адресные счетчики записи и считывания, входной и выходной регистры. Во избежание 1»егистряции ис aæенных кОдОВ при переполнении емкости накопителя специальная схема контроля его заполнения осуществляет блокировку записи и считывания.

К недостатку известного буферного заиоми- 10 нающего устройства следует отнести то обстоятельство, что при очищен!и накошггеля нарушается синхронность передачи информации. Это сии кает информационную наде>кность передачи, уело>кинет обработку информации в приемнике и, в случае переда ш информации ил большос расстояние, схему передатчика.

Цель(о предлагаемого устройства является повышение информационной паде»кности ие- 2р редачи путем синхронного разравнивания информаиии.

Зта цель дости г<1е(с5! Ilcr l0;I üçîâ(! Ни(> м дополнительного блока памяти с нерязрушающим считывани(.м, с KQTopoÃÎ ироизьодится 25 вывод информации при полном очищении разравнивающсго устроиства.

Блок схема описываемого i стройствя приведена иа чертеже, где: 1 — разрядный регистр; 2 — адресный счетчик записи; 8 — 30 коммутатор опроса; 1 — вход сложения; 6— схема контроля заполнения ЗУ: 6 — вход для пода ш маркер«ого импульса =-ли«си; 7 — схема задержки; 8 — формирователи разрядных токов записи; 9 — формирозатели адресных токов записи; 10 — IIIIIIII>I разрядной записи;

l1 — шипы адресной записи; 12 — мапштиый накопитель; 18 — адресный счетчик опроса:

И вЂ” Вход Вычитания; 1 7 — вход для подачи маркер«ого импульса опроса; 16 — схема задержки; 17 — генератор опроса; 18 — ключи опроса; 19 — шины адресного опроса; 20 — выходные шины; 21 — усилители ч гения; 22 регистр вывода; 28 — шины опроса элементов иерязр> IIIÇIoLILII»l считьи!л«ием; 2>. — блок памяти с иеразрушающим считьи>линем; 26— гсисратор сброса; 26 — шиил сброся.

В режиме записи информации устройство работает следующим образом . В исходном состоянии разрядный регистр 1 и адресный счетчик записи 2 находятся в нулевом состоянии. Одновременно с пост плеиисм ((я разрядный регистр параллельного кодл ил вход адресного счетчика записи, коммутатора

8 и иа вход сложения 4 схемы контроля 6 заполнения ЗУ поступает со входа 6 маркерIll ill импульс злппсп, которьи! через схему задержки 7 запускает формирователи разрядны; 8 и адресных 9 токов зл Iïñï. Последние соединены соответственно с разрядной 10 и

2732оо1

Сосзлви) сл). А. Л. Соколов 1 скреп 3. H. Тараненко

1><длктор Б. С. Капкина

Коррс:тор А. В. Юшина

Заказ 2280/10 Тираж 480 Подиис)>ос

1)!1ЫР>ПИ Кочитсгл по дс,,)лм изобрстсиий и <пкрм)ий ири (;:>âñãñ 51) иисгров СССР

>\<>Ll<)3)), /К-зо, Р )1)иск!)я и;)о, ), 1, >

Типография, пр. Сапунова, 2 адресной 11 шинами записи магнитного накопителя 12, выполненного, например, на двукдь)рочны.; ферритовы< ч«сло . ык лннейклк.

В режиме опроса Ila адресный счетчик 13 опроса и на вкод 14 вычитания скемы контроля заполнения ЗУ поступает через Bxo„l !5 маркерный импульс опроса, когорьш после з>1дер>кки с:усмон 16 з>1)lуc 1(>1ет Генер>!Тор ollpoca 17. Если с вь)кода скемы конпроля заполнения не поступает команды, что накопитель очищен, то коммутатор опроса «осылает ток опроса через соответствующ:гй адресный ключ опроса 18 в шину 19 адресного о«роса. СчиТЯННЬ!й В РЕЗУЛ ЬТЯТЕ ЭТОГО КОД НО ВЫ. .ОДНЫ:)! шипам 20 после усиления в усилителе 21 поступает на регистр вывода 22.

В том случае, когда со скеагы контроля заполнения ЗУ поступает си-иал об очищении накопителя, коммутатор опроса переключает выкод генератора опроса нл шину опроса 28 блока памяти 24 с неразрун ающим считыванием. Разрядные шины за!!ис!1, прошнвающие сердечники основного накопигеля, прокодят и через отверстие записи элеме1!тов с неразрушяlощнм счlгыывяние. Г!ер>ед клждыы тактом записи информации в магнитны!! накопитель производится сорос генератора 25 элементов блока памяти 24 с неразрушлгошим считыванием с помощью шины сброса 26.

Предмет изобретения

Буферное запоминающее устройство, содер1(;«!lee магнитный пако««тель 1!л сердечника.; с шинами адресно"! 1! рлзрядной заш)с«, опроса и выкода, разрядный и адрссньш счет10 шки, генераторы записи и опроса, скему контроля за накопителя и с. смы задержки, orër) гающеесгг тем, что, с целью обеспечения сш!крон«ос!и разрлвннвгншя информации, оно содержит дополн;ггельш>н! блок

15 н )м !1! н н 1 s Ie»e« l a. < eo c «IT)> влнием разрушения информации, генератор сброса и коммутатор о«роса, «ри)см шипы чтения (записи) элементов памяти дополнительного олока памяти соедине гы юследовательно с

20 соответствующими шннлми магнитного накопителя, шина ollpocH подкл!Олена к генератору опроса через коммутатор о«роса, соединенI.lL>lII co c. eI>1oÉ 1

25 подключена ко вкоду записи IHV««7«ого накопителя.