Патент ссср 245175

Авторы патента:


 

ОЛИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республи«

Зависимое от авт. свидетельства №

Заявлено 05.111.1968 (И 1225676/18-24) с присоединением заявки №

Приоритет

- Опубликовано 04.VI.1969. Бюллетень № 19

Дата опубликования описания 4.XI.1969

Комитет по делам изобретений и открытий при Совете Министров

СССР

Автор изобретения

Б. В. Кузнецов

Заявитель

ТРИГГЕР

Предложенный триггер предназначен для использования в устройствах цифровой автом атики и вычислительной техники.

Известны статические триггеры, содержащие логические схемы, инвертирующие транзисторы, эмиттерные повторители и выходные транзисторы.

Однако высокую помехозащищенность этих схем по выходу можно получить, применяя большое количество компонент для создания низкого выходного сопротивления триггера.

Предлагаемый триггер имеет высокую помехозащищенность по выходу и по одному из двух входов. Это достигается тем, что в нем выход логической схемы «И — ИЛИ» соединен с базой транзистора эмиттерного повторителя, эмиттер которого через резисторы соединен с базами инвертирующего транзистора обратной связи и выходного транзистора противоположного плеча триггера и с коллектором выходного транзистора того же плеча.

Схема предложенного триггера приведена на чертеже.

Он содержит входную логическую схему

«И — ИЛИ» на диодах 1, резисторах 2 и диодах 8. В каждом плече триггера выход схемы «И — ИЛИ» подсоединен к базе транзистора 4 эмиттерного повторителя и резистору

5. Эмиттер транзистора 4 соединен через делитель, состоящий из резисторов 6 и 7, с базой инвертирующего транзистора обратной связи 8 и через делитель, состоящий из рези5 сторон 9 и 10 — с базой выходного транзистора П противоположного плеча григгера.

Триггер работает следующим образом.

Если на один из входов подан низкий уро10 вень входного напряжения, то через диод 1 и резистор 2 транзистор 4 эмиттерного повторителя закрывается, так как напряжение íà его базе понижается. Это вызывает закрывание инвертирующего транзистора обратной связи

15 8 и выходного транзистора 11 противоположного плеча. После того как инвертирующий транзистор обратной связи 8 закроется, открывается эмиттерный повторитель противоположного плеча, это вызывает открывание

20 выходного транзистора 11 того же плеча и второго инвертирующего транзистора обратной связи 8.

Триггер становится помехозащищенным по тому входу, на который подавался входной

25 сигнал, так как открыт инвертирующий транзистор обратной связи 8.

Триггер на выходе имеет малое выходное сопротивление, так как открыт или эмиттерный повторитель или выходной транзистор 11.

245175

Предмет изобретения

Составитель Ю. H. Колотов

Редактор Л. А. Утехина Техред Т, П. Курилко

Корректор Л. В. Юшина

З<п.ага 2673/17 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретении и открытий при Совете Министров СССР

Москва, Центр, пр. Ссоова, д. 4

Типография, пр. Сапунова, 2

Триггер, содержащий входную логическую схему «И — ИЛИ», эмиттерчые повторители, инвертирующие транзисторы в цепи обратной связи и выходные транзисторы, отличающийся тем, что, с целью повышения помехозащищенности, в каждом плече триггера выход логической схемы «И — ИЛИ>. соединен с базой транзистора эмиттерного повторителя, эмиттер которого через резисторы соединен с базами инвертирующего транзистора обратной

5 связи и выходного транзистора противоположного плеча триггера и с коллектором выходного транзистора того же плеча.

Патент ссср 245175 Патент ссср 245175 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх