Динамический триггер

Авторы патента:


 

з о й-и с л н и е мы

Союз Соеетскиз

Социалистическими

Республик

ИЗОБРЕТЕНЙЯ

Зависимое от авт. свидетельства №

Кл. 21ат, 36/18

Заявлено 23.111.1968 (№ 1227774/18-24} с присоединением заявки №

Приоритет

МПК Н 03k

УДК 621.374.32 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 04.Ъ 1.1969. Бюллетень № 19

Дата опубликования описания 4.XI.1969

Автор изобретения

А. Е. Ашман

Заявитель

ДИНАМИЧЕСКИЙ ТРИГГЕР /выв ЗЮ Т

dl,dt где Ф у — остаточный поток, и Sd — диффе25 ренциальная крутизна выходной харак геристики, Выражение показывает, что через запоминающий элемент осуществляется обратная связь между коллекторной и базовой цепью

30 транзистора, причем знак этой связи зависит

Предложение относится к области автоматики и вычислительной техники.

Известны динамические триггеры, состоящие из транзистора и элемента обратной связи с временной задержкой. Состояние логической «1» для такого триггера соответствует возбуждению системы, при котором происходит циркуляция импульса через транзистор и цепь обратной связи; логическому «О» соответствует невозбужденное состояние. Такие триггеры не обладают запоминающими свойствами, и поэтому при выключении питания информация не сохраняется, что усложняет применение динамических триггеров в системах, где необходимо длительное хранение информации (регистры, системы индикации, счетчики с большим циклом раооты и т. д.), но возможны перерывы питания.

Предложенное устройство отличается тем, что в нем обмотка огроса запоминающего элемента подключена к выходу усилителя, выходная обмотка запоминаюшего элемента подключена ко входу усилителя, а обмотка записи запоминающего элемента — к источнику тока записи дискретной информации.

Это позволяет сохранить информацию при перерывах питания и повысить устойчивост ь работы устройства.

Схема предлагаемого триггера приведена на чертеже, Триггер состоит из линейного усилительного каскада на транзисторе 1 и запоминающего элемента с модуляцией магнитного сопротивления 2 (например, элемента ММС).

5 Обмотка опроса 8 запоминающего элемента включена в коллекторную цепь транзистора 1, а выходная обмотка 4 — в базовую цепь.

Запись логической «1» нли «О» осуществляется перемагничиванием запоминающего эле10 мента по оомотке записи б током соответствующей полярности. Выходной сигнал снимается с коллекторной нагрузки транзистора 1.

Принцип работы триггера заключается в следующем.

15 Запоминающий элемент смещен по обмотке опроса 3 коллекторным током 1„на линейный участок модуляционной характеристики. При этом выходное напряжение на обмотке 4 определяется следующим приближенным вы20 р ажением:

245176

Предмет изобретения

Составитель Ю. Д. Розенталь

Редактор Л. А. Утехина Техред Т. П. Курилко Корректор Г. С. Мухина

Заказ 2673!18 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министоов СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2 от направления остаточного потока Фу. Таким образом, если по обмотке 5 осуществить запись в запоминающий элемент логической

«1», при которой обратная связь станет положительной, то при выполнении условий самовозбуждения триггер начнет генерировать периодический сигнал в виде синусоиды или меандра. При записи логического «0» обратная связь становится отрицательной, и генерация прекращаегся.

Включение питания не меняет направления остаточного потока в запомина.ощем элементе, благодаря чему сохраняется ранее записанная информация, и после выключения питания триггер остается в прежнем состоянии.

Приведенная на чертеже схема не является единственно возможной. Усилитель может быть собран как по схеме с общим эмиттером, так и по другим схемам. Во всех случаях оомотка опроса запоминающего элемента подключается к выходной цепи, а выходная обмотка элемента — ко входной цепи усилителя.

Для улучшения условий возбуждения, фазовых соотношений и сгабилизации частоты генерации параллельно или последовательно с этими обмотками могут быть включены конденсаторы, образующие с индуктивностью обмоток колебательные контуры.

Принципиальное отличие предлагаемого триггера заключается в применении управляемой по фазе обратной связи на элементе с модуляцией магнитного сопротивления.

Основными достоинствами предлагаемого триггера являются: а) устойчивость к перерывам питания, при которых состояние триггера не меняется;

5 б) устойчивость состояний «1» и «р», опре. деляемая изменением знака обратной связи; в) возможность получения потенциального выхода триггера путем простого выпрямления периодического сигнала, имеющего скваж10 ность, близкую к 2; г) возможность осуществления контроля состояния триггера вне связи с окружающей схемой; д) некритичность к изменению параметров

15 схемы и питающих напряжений; е) высокая нагрузочная способность.

Динамический триггер, состоящий из линейного усилителя и запоминающего элемента на сердечнике с модуляцией магнитного сопротивления, отличающийся тем, что, с целью

25 сохранения записанной информации при перерывах пигания и повышения устойчивости работы, обмотка опроса запоминающего элемента подключена и выходу усилителя, выходная обмотка запоминаюшего элемента подключе30 на ко входу усилителя, а обмотка записи запоминающего элемента — к источнику тока записи дискретной информации.

Динамический триггер Динамический триггер 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх