Устройство для подсчета числа единиц

 

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих матричных арифметических устройств. Цель изобретения - расширение функциональных возможностей устройства за счет увеличения разрядности входной информации. Цель достигается тем, что устройство содер

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (sx)s 6 06 F 7/50, H 03 М 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (Л

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4620128/24 (22) 13.12.88 (46) 30.04;92. Бюл. N -16 (72) Л.Б.Авгуль, Н.А.Егоров, B,È,Ê0ñTåíeâè÷ и В.П.Супрун (53) 681.325(088.8) (56) Авторское свидетельство СССР

N. 1363477, кр. Н 03 М 7/00, 1986.

Авторское свидетельство СССР

М 1658146, кл. G 06 F 7/50. Н 03 М 7/00, 28.11.88. (54) УСТРОЙСТВО ДЛЯ ПОДСЧЕТА ЧИСЛА

ЕДИНИЦ (57) Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих матричных арифметических устройств. Цель изобретения — расширение функциональных возможностей устройства за счет увеличения разрядности входной информации.

Цель достигается тем, что устройство содер 4 (л)

О

0 с

1730621 если Z1+ Z2+ ... + Zn > К;

MK (Z1, Z2, -, Zn) =

О, если Z1+ Z2+ ... + Zn < К, fo — P1 Q+) ф1

40 жит полный двоичный сумматор 13, два полусумматора 9 — 10, четыре элемента 1 — 4

СЛОЖЕНИЕ ПО МОДУЛЮ 2, два мажоритарных элемента 5, 6 с порогом два, два мажоритарных элемента 7, 8 с порогом четыре, два элемента И 14, 15,два элемента 11, 12 ЗАПРЕТ, десять входов и четыре выхода.

Сложность устройства по числу входов логиИзобретение относится к вычислительной технике и микроэлектронике и предназначено для построения быстродействующих матричных арифметических устройств, 5

Цель изобретения — расширение функциональных возможностей за счет увеличения разрядности входной информации, На чертеже представлена схема устройства для подсчета числа единиц. 10

Устройство содержит четыре элемента

1 — 4 СЛОЖЕНИЕ ПО МОДУЛЮ 2, первый и третий мажоритарные элементы 5 и 6 с порогом два, второй и четвертый мажоритарные элементы 7 и 8 с порогом четыре, два 15 полусумматора 9 и 10, два элемента ЗАПРЕТ 11 и 12, сумматор 13, два элемента И

14 и 15, десять входов 16 — 25, четыре выхода

26-29.

Отметим, что прямой вход элемента ЗА- 20

ПРЕТ 11 (12) соединен с выходом мажоритарного элемента с порогом два 5 (6), а вход запрета соединен с выходом мажоритарного элемента с порогом четыре 7 (8), Устройство для подсчета числа единиц 25 работает следующим образом.

На входы 16-25 подаются двоичные переменные х1„,Х10 соответственно, на выходах 26 — 29 реализуются логические функции

f<...fz соответственно, значения которых со- 30 ставляют двоичный код N = 81з + 4 + 2f1 +

+ fn числа логических единиц, содержащихся во множестве (x1, хг, ..., Х10}.

Логические функции fo„,fa реализуются устройством согласно следующим выраже- 35 ниям:

f1 = P1 ф1 Q+q Щ ф2 Q+0 Q 1/4; т2 = М2 (p1 1/ 1, rpr pj 1/i2 1/Â ) CV>

Я1фз Pфз;

f3 = P1 Р2 Р3 ф1 1/З (+ P1 РЗ 1/ 1 1/2 1/ 3 + ческих элементов равна 59, а быстродействие, определяемое глубиной схемы, равно

4 т, где т — задержка на вентиль. На входы устройства подаются двоичные переменные х1, х, х3. „„x10, а на его выходах реализуются логические функции fo, f1, f2, fa, соответствующие числу единиц входной информации. 1 ил, где p1 = x1 (+ хг Q+ x3 Q х4 g х5; tP1=хб® х7 Я х8+xg Рх10;

Р2 = М2 (х1 х2 х3 х4 х5)

5 ф = М2 (хб. х7 х8, xg, х10); (Р2 = М4 (x1, х2, хз, х4, х5);

1/з = М4 (хб, х7, х8, xg, х10).

Здесь функция п-входового мажоритарного элемента с порогом К (К = 2,4) определяется как где п 6 (3,5} Zr С (0,1} и t = 1, 2, ..., n

Формула изобретения

Устройство для подсчета числа единиц, содержащее четыре элемента СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА, три мажоритарных элемента, два элемента И и первый элемент запрета, причем с первого по пятый входы устройства соединены с первого t1o пятый входами первого и второго мажоритарных элементов и первого элемента СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА, выход первого мажоритарного элемента соединен с прямым входом элемента запрета, инверсный вход которого соединен с выходом второго мажоритарного элемента и первым входом первого элемента И, выход которого соединен с первым входом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом второго элемента

И, с шестого по девятый входы устройства соединены с первого по четвертый входами

1730621

35

45

Составитель Н.Маркелова

Техред М.Моргентал Корректор H.Ðåâñêàÿ

Редактор Н. Ш выдкая

Заказ 1512 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 третьего мажоритарного элемента и третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ

ДВА, выходы четвертого и второго элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединены с третьим и четвертым выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства путем увеличения разрядности входной информации, в него введены четвертый мажоритарный элемент, второй элемент запрета, сумматор и два полусумматора, причем с шестого по девятый входы устройства соединены с первого по четвертый входами четвертого мажоритарного элемента, пятый вход которого соединен с десятым входом устройства и с пятыми входами третьего мажоритарного элемента и третьего элемента СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА, выход которого соединен с первым входом первого полусумматора, второй вход которого соединен с выходом первого элемента СЛОЖЕНИЕ ПО

МОДУЛЮ ДВА, выход третьего мажоритарного элемента соединен с первым входом второго элемента запрета, инверсный вход которого соединен с выходом четвертого мажоритарного элемента и первыми входами второго элемента И и второго полусумматора, второй вход которого соединен с

5 выходом второго мажоритарного элемента, выход суммы первого полусумматора соединен с первым выходом устройства, выход переноса первого полусумматора соединен с входом переноса сумматора и вторыми

10 входами первого и второго элементов И, выход первого элемента запрета соединен с входом первого слагаемого сумматора и третьим входом второго элемента И, выход второго элемента запрета соединен с вхо15 дом второго слагаемого сумматора и третьим входом первого элемента И, выход суммы сумматора соединен с вторым входом устройства, выходы переноса сумматора и суммы второго полусумматора

20 соединены с первым и вторым входами соответственно четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход переноса второго полусумматора соединен с третьим входом второго элемента СЛОЖЕНИЕ ПО

25 МОДУЛЮ ДВА.