Двухканальное устройство для сопряжения двух электронно- вычислительных машин

 

Изобретение относится к вычислительной технике и может быть использовано для буферизации сообщений при обмене информацией между двумя электронными вычислительными машинами /ЭВМ/. Цель изобретения - повышение производительности обмена информацией между ЭВМ. Устройство сопряжения содержит блок памяти, две группы элементов ИЛИ, первый и второй каналы, каждый из которых содержит три группы элементов И, четыре элемента И, элемент ИЛИ, элемент задержки, регистр адреса, два компаратора адреса, два триггера, элемент И-НЕ, элемент НЕ, регистр состояния, блок прерывания, мультиплексор. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„158752 (51) 5 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 1180906

- (21) 4429987/24-24 (22) 25.02.88 (46) 23.08.90. Бюп. У 31 (72) В.А. Аборин и С.В. Хлыст (53) 68 1.3(088.8) (56) Авторское свидетельство СССР

М 1180906, кл. G 06 F 13/00, 1984, (54) ДВУХКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ ЭЛЕКТРОННО-ВЫЧИСЛИТЕЛЬНЫХ

МАШИН (57) Изобретение относится к вычислительной технике и может быть использоИзобретение относится к вычисли-. тельной технике, может быть использовано для буферизации сообщений при об мене информацией между двумя электронными вычислительными машинами и является усовершенствованием известного устройства по авт.св. 91180906.

Цель изобретения — повышение производительности обмена информацией между ЭВМ.

На чертеже дана схема предлагаемого устройства.

Устройство 1 сопряжения содержит блок 2 памяти, первую 3 и вторую 4 группы элементов ИЛИ, первый 5 и второй 6 элементы ИЛИ, первый 7 и второй

8 каналы, каждый из которых содержит первую 9 и вторую 10 группы элементов

И, информационные входы-выходы (линии) 11 устройства, первый 12, второй

13, третий 14 и четвертый 15 элемен2 вано для буферизации сообщений при обмене информацией между двумя электронными вычислительными машинами (ЭВМ).

Цель изобретения — повыпение пронзводительности обмена информацией между

ЭВМ. Устройство сопряжения аэдержит блок памяти, две группы элементов ИЛИ, первый и второй каналы, каждый из которых содержит три группы элементов И, четыре элемента И, элемент ИЛИ, эле- мент задержки, регистр адреса, два компаратора адреса, два триггера, элемент И-НЕ, элемент НЕ, регистр состояния, .блок прерывания, мультиплексор.

1 ил. ты И, элемент ИЛИ 16, входы считывания 17 и записи 18 устройства, элемент 19 задержки, управляющий выход

20, регистр 21 адреса, первый 22 и второй 23 компараторы адресов, пер (вый 24 и второй 25 триггеры, тактовый вход 26 устройства, элемент И-НЕ 27, элемент HE 28, третью 29 группу элементов И, мультиплексор 30, регистр

31 состояния, блок 32 прерывания, вход 33 установки устройства, выход

34 требования прерывания устройства, вход 35 и выход 36 предоставления прерывания устройства. Первая 37 и вторая 38 ЭВМ соответственно соедине. ны с каналами 7 и 8.

Блок 2 памяти представляет собой оперативное запоминающее устройство емкостью 4-32 К 16-разрядных су ов.

Первый компаратор 22 адресов предназначен для определения группы адре1587523 из П-триггеров с входами начальной установки, информационные входы которых являются информационными входами регистра 31 состояния, а тактовые входы, соединенные вместе, и входы установки, соединенные вместе, соответственно тактовым входом и входом установки. Регистр 31 может быть выполнен на микросхемах типа К 555 ТМ8, К 555

ТМ9 и др., представляющих собой набор

D-триггеров с входами установки в "0" выходных сигналов.

При подаче на входы установки сигнала "0" все D-триггеры переходят в состояние логических "0" независимо от состояний информационных входов.

При переходе входа установки в сос.— тояние логической "1" разрешается за.- пись в регистр 31 состояния.

D-триггеры запоминают информацию, стоящую на их информационных входах при переходе тактового импульса из состояния логического "0" в состояние логическои "1".

Назначение разрядов регистра 31 состояния для каждого из каналов .7 или

8 следующее: 1 группа и оставшиеся разряды используются для организации работы ЭВМ 37 и 38 с устройством 1 по прерываниям; 2 группа разрядов используется для передачи сообщения от одной ЭВМ другой, причем, разряд разрешения прерывания 1 группы устанавливается в "1" ЭВМ 37 или 38 для разре- шения работы по прерыванию и передачи адреса вектора прерывания блока 32 прерывания соответственно канала 7 или 8; разряд готовности канала 7 или

8 группы 1 устанавливается в "1" для выработки устройством 1 сигнала требования прерывания соответственно в

ЭВМ 37 или 38 ("самопрерывание", например, при проверке работы блока 32 прерывания); оставшийся разряд разрешения работы устанавливается в

ЭВМ 37 или 38 для выработки устройст вом 1 сигнала требования прерывания соответственно в 3ВМ 38 или 37 (встречное прерывание, например, при передаче сообщения от одной ЭВМ к другой).

Считывание информации. с регистров

31 состояния происходит в каждом канале через четвертую группу 30 элемейтов И. Количество элементов определяется разрядностью двоичного слова,.

ЭВМ 37 и 38. сов, соответствующих адресному полю блока 2 памяти, выделяемых программно из общего адресного пространства

ЭВМ 37 и 38, и представляет собой обычную схему компарации двоичного кода в позиционный. Первый компаратор 22 адреса может быть выполнен, например, на микросхемах сравнения типа К 555 СП1. На первые информацион-1О ные входы поступает адрес устройства по линии 11 устройства. На вторые вхо" ды поступает заданный код, например, с помощью перемычек или выключателей типа ВДМ-1. 15

Второй компаратор 23 адреса предназначен для определения адреса регистра 31 состояния из общего адресного пространства ЭВМ 37 и 38 и представляет собой обычную схему компара- 20 ции двоичного кода в позиционный, Второй компаратор 23 адреса может быть выполнен аналогично первому компаратору 22 адресов. При совпадении адреса регистра 31 состояния с заданным вы- 25 ход переходит в состояние логической

"1" а

Регистр 21 адреса предназначен для хранения адреса ячейки блока 2 памяти в пределах одного цикла обращения ЭВМ ЗО

37 или 38 к устройству 1 сопряжения.

Регистр 21 адреса состоит из D-триггеров, информационные входы которых являются информационными входами регистра 21 адреса, а тактовые входы, соединенные вместе, тактовым входом, количество D-триггеров регистра 21 адреса определяется количеством разрядов двоичного слова ЭВМ 37 или 38, . которое обычно равно 16. Регистр 21 4р адреса может быть выполнен на микро" схемах типа К 155 ТМ5, К 155 ТМ7 и др., представляющих собой D-триггеры, состояние каждого из которых меняется в соответствии с состоянием инфор- 45 мационного входа, когда тактовый вход находится в состоянии логической "1", а при переходе тактового импульса в состояние логического "0" каждый

D-григгер запоминает записанную в нем о .информацию и состояние его остается неизменным независимо от состояния ,информационного входа.

Триггеры 24 и 25 представляют собой D-триггеры аналогично триггерам регистра 21 адреса.

Регистры 31 состояния предназначе- ны для обмена сообщениями между ЭВМ

37 и 38. Регистр 31 состояния состоит

5 158752

Таким образом, для каждой из ЭВМ

37 или 38 все разряды соответствующего регистра 31 состояния канала 7 или

8 доступны по записи, при считывании - 5 доступны разряды 1 группы, оставшийся разряд соответствующего регистра 31 состояния канала 7 или 8, разряды 2 группы регистра 31 состояния другого канала (соответственно, 8 или 7) и ос- fp тавшийся разряд регистра 31 состояния другого канала как готовность другого канала (собтветственно, 8 или 7).

Блок 32 прерывания в. каждом канале устройства 1 позволяет организовать работу по прерываниям с соответству,ющей ЭВМ и обеспечивает выработку сигнала требования прерывания (ТПР), прием и передачу сигнала предоставления прерывания (ППР), фор- 20 мирование и передачу адреса вектора прерывания. Блок прерывания может быть выполнен на микросхемах серии

К 555.! 25

Основными элементами являются триггеры ТПР и ППР, которые можно выполнить на микросхемах К 555 ТМ2 ° Работа блока 32 прерывания разрешена при "1" на входе разрешения прерывания. Если 3р на любом из входов готовности блока

32 прерывания присутствует логическая

"1", то она через элемент ИЛИ, объединяясь по И с сигналом разрешения прерывания устанавливает в "1" триггер

ТПР, тем самым формируется сигнал

ТПР на выходе 34 устройства 1. Однако, если сигналы готовности будут сброшены, то сигнал ТПР на выходе 34 устройства 1 снимается. ЭВМ, получив 40 сигнал ТПР, вырабатывает сигнал считывания и ППР, поступающие на соответствующие входы считывания и предоставления прерывания блоку 32 прерывания. По сигналу считывания при усло- 45 вии, что ТПР находится в "1", устанавливается в "0" триггер ППР, тем самым запрещается прохождение. сигнала

ППР через блок 32 прерывания с входа

35 на выход 36 устройства 1. С другого плеча триггера ППР формируется сигнал разрешения передачи адреса вектора прерывания, по которому: сбрасывается триггер ТПР, формируется адрес вектора прерывания. 55

Схему формирования адреса вектора прерывания блока 32 прерывания можно выполнить, например, на элементах И и переключателях типа ВДМ-1 или пере3 б мычках. Тогда заданный с помощью переключателей (или перемычек) адрес век тора прерывания по сигналу разрешения передачи адреса вектора прерывания передается с информационных выходов бло.ка 32 прерывания в ЭВМ.

Выполнение схем задания адресов компаратора 22,23 адресов и адреса вектора прерывания с применением переключателей (или перемычек) расширяет возможности применения устройства

1 для связи двух или более ЭВМ. По сигналу установки триггеры ТПР и IIIII блока 32 прерывания устанавливаются в 1". Таким образом, в начальном состоянии логика прерывания подготовлена к выработке сигнала ТПР по сигналам разрешения прерывания и готов ности одного из каналов, сигнал ППР в начальном состоянии пропускается

;с входа блока 32 прерывания на выход.

Каждая из групп 9,10,29 и 3,4 представляет собой соответственно набор отдельных элементов И и ИЛИ, имеющих по два входа каждый. Количество соответствующих элементов в группе определяется количеством разрядов двоичного слова ЭВМ. Как адрес, так и данные передаются по одним и тем же шинам линии 11, являются двунаправленными, что обеспечивается канальными приемопередатчиками ЭВМ. Это означает, что по одним и тем же шинам информация можег как приниматься, так и передаваться ЭВМ относительно одного и того же устройства.

3ВМ 37 и 38 представляют собой микроЭВМ, например, типа "Электроника-60".

Функции синхронизации при передаче адреса и приеме-передаче данных вшполняют сигналы управления, поступающие от ЭВМ на входы 17,18,26.

Сигнал синхронизации на вход 26 устройства 1 вырабатывается ЭВМ. Передний отрицательный фронт этого сигнала означает, что адрес находится на линии 11. Сигнал на входе 26 сохраняет активный уровень до окончания цикла обращения ЭВМ к устройству 1.

Сигнал "Ввод" вырабатывается ЭВМ, поступает на вход 17 во время действия сигнала на входе 26 и означает, что ЭВМ готова принять данные от бло"

1587523 ка 2 памяти или регистра. 31 состояния при операции "Считьвание".

Сигнал "Вывод" вырабатывается 3ВМ, поступает на вход 18 во время дейст5 вия сигнала на входе 26 и означает, что на линии 11 помещены данные ггля записи в блок 2 памяти или регистра

31 состояния при операции "Запись".

Сигнал на выходе 20 формируется пу 1p тем подачи сигналов "Ввод" или "Вывод" на элемент19 задержки и информирует ЭВМ о том, что данные установлены или приняты с линии 11 устройством. Длительность определяется време- 15 нем. обращения к блоку 2 памяти (время обращения к регистру 31 состояния .меньше времени обращения к блоку 2 памяти), поскольку наличие сигнала на выходе 20 сигнализирует о завершении 2р операции ввода-вывода. Элемент задержки может быть выполнен на микросхемах серии К 555. . При включении питания или программно ЭВМ вырабатывает сигнал "Сброс"., чтобы вьгполнить начальную установку всех устройств, подключенных к ЭВМ.

По сигналу "Сброс", поступающему на вход 33 устройства 1, происходит начальная установка регистра 31 состоя- 30 ния и блока 32 прерывания.

Устройство работает следующим образом.

При включении питания любой из

3BN 37 или 38 вырабатывается сигнал

"Сброс", который уровнем логического

"0" устанавливает в начальное состояние регистр 31 состояния и блок 32 прерывания соответствующего; канала 4р

7 или 8. После перехода сигнала начальной установки в состояние логической "1" ЭВИ 37 или 38 может выполнять операции обмена.

1 45

Обмен информацией между ЭВИ 37 или

38 и устройством 1 сопряжения происходит циклами "Ввод" или "Вывод". Выдача адреса вектора прерывания блоком прерывания 32 канала 7 или 8 про- 5ц исходит соответственно при прерывании программы ЭВМ 37 или 38.

Со стороны ЭВМ 37 обмен осуществляется с регистром 31 состояния, блоком

32 прерывания канала 7, блоком 2 памяти устройства 1, со стороны ЭВМ

38 — с регистром 31 состояния, блоком

32 прерывания канала 8, блоком 2 памяти.

Так как в каждый канал устройства

1 введены блок 32 прерывания и регистр

31 состояния и доступ к ним не зависит от доступа к блоку 2 памяти, то обмен информацией ЭВМ 37 и 38 с указанными узлами устройства 1 может проходить одновременно (параллельно). Кроме того, если одна из ЭВМ обменивается информацией с блокбм 2 памяти, то со стороны другой ЭВИ в это же время (одновременно) возможен обмен с регистром 31 состояния или передача адреса вектора прерывания блока 32 соответствующего канала.

Обращение ЭВИ 37 и 38 к регистрам

31 состояния устройства 1 может проходить одновременно. Рассмотрим в качестве примера циклы Вывод", 11Ввод!1 при обращении к регистру 31 состояния.

ЭВМ 37 или 38 в адресной части цикла "Вывод" передает по линии 11 адреса регистра 31 состояния. На .входе

26 присутствует высокий потенциал "1".

Второй компаратор 23 адреса компарирует адрес и в случае совпадения его с адресом регистра 31 состояния сигнал логической "1" с выхода компаратора 23 адреса устанавливает в "1" триггер 25.

С некоторой задержкой после установки адреса ЭВМ 37 или 38 устанавливает на входе 26 сигнал "0", триггер

25 запоминает записанную в нем информацию.

После адресной части ЭВИ 37 или

38 помещает на линии 11 данные, которые необходимо записать в регистр 31 состояния, после чего устанавливает на входе 18 сигнал "Вывод". Так как на втором входе элемента И 15 присутствует "1", то сигнал "Вывод" через элемент И 15 поступает на тактовый вход регистра 31 состояния ° По переднему фронту сигнала ".Вывод" происходит запись в регистр 31 состояния. Одновременно сигнал "Вывод" через элемент ИЛИ 16 поступает на элемент 19 задержки, с выхода которого через поступает по управлянгггему выходу 20 в

ЭВМ 37 или 38, в результате чего сигнал "Вывод" устанавливается в "0", снимаются данные с линии 11 и устанавливается высокий уровень "1" на входе 26.

1587523

Операция считывания регистра 31 состояния происходит аналогично операции записи. Считывание информации в ЭВМ 37 и 38 происходит в цикле

"Ввод" через. мультиплексор 30 по линии 11.

Таким образом, при записи посредством регистра 3! состояния ЭВМ передает сообщение или подготавливает блок

32 прерывания к работе по прерываниям, при считывании ЭВМ получает сообщение от другой ЭВМ либо контролирует готовность блока 32 прерывания к работе по прерываниям. 15

Работу устройства 1 по прерываниям рассмотрим на примере работы блока

32 прерывания канала 7. Если прерывание разрешено, то на входе разрешения прерывания блока 32 присутствует "1" 20 с выхода 1 группы регистра 31 состояния.

Если ЭВМ 38 готова к обмену с ЭВМ

37 по прерываниям, то îíà уставдвливает оставшиися разряд регистра 31 25 состояния канала 8 в "1". При появ.лении "1" на входе 8 готовности канала на выходе ТПР блока 32 прерывания устанавливается "1". Сигнал ТПР с вы хода 34 устройства 1 поступает в ЭВМ 30

37. ЭВМ 37, получив сигнал ТПР, устанавливает сигналы "Ввод" и через некоторое время ППР. С входа 17 устройства "Ввод" поступает через вход считывания логики прерывания и запрещает 35 передачу сигнала ППР с входа 35 через блок 32 на выход 36 устройства,1. Формируется сигнал разрешения передачи адреса вектора прерывания, пО которому устанавливается сигнал ТПР в "0" 40 и адрес вектора прерывания с выходов блока 32 прерывания по линии 11 поступает в ЭВМ 37. Сигнал разрешения передачи адреса вектора прерывания с выхода блока 32 через элемент ИЛИ 16 45 поступает на элемент 19 задержки, с выхода которого через время t поСтупает по выходу 20 в ЭВМ 37, в резуль тате чего сигналы "Ввод" и ППР устанавливаются в "0", прекращается пере- 50 дача вектора прерывания и устанавливается в "0" сигнал на выходе 20. Следующая процедура прерывания возможна после снятия и нового появления "1" на входе готовности канала 8. 55

Прерывание по готовности канала 7 с выхода 1 группы регистра 31 состоя ния канала 7 происходит аналогично прерыванию по готовности канала 8.

Прерывание в ЭВМ 38 происходит анало.— гично прерыванию в ЭВМ 37.

Таким образом, синхронизация работы двух ЭВМ при работе с устройством

1 при обмене сообщениями происходит по готовностям посредством регистров 31 состояния или прерываниям посредством регистров 31 состояния и блока 32.

Для понимания работы ЭВМ 37 и 38 с блоком 2 памяти устроиства 1 рас- смотрим в качестве примера циклы "Вывод" и "Ввод" для ЭИМ 37 и цикл "Вывод" для ЭВМ 38.

-ЭВМ 37 в адресной части цикла "Вывод" передает по линии 11 адрес ячейки блока 2 памяти, в которую необходимо записать информацию. На входе 26 при этом присутствует потенциал "1", который поступает на тактовые входы триггера 24 и 25 и регистра 21 адреса канала 7. В регистр 21 адреса производится запись адреса.

Первый компаратор 22 адреса компарирует адрес и в случае принадлежности его адресному полю блока 2 памяти подает сигнал на информационный вход первого триггера 24, который устанавливается в "1". Сигнал с выхода первого триггера 24 поступает на первый вход элемента И-НЕ 27, на втором входе которого присутствует высокий потенциал "1" с выхода элемента И-HE 21 канала 8, и вызывает на его выходе появление сигнала "0". На выходе элемента

НЕ 28 появляется разрешающий сигнал

"1", который поступает на вторые входы элементов 9, 10,12,13,29.

С некоторой задержкой после установки адреса 3ВМ 37 устанавливает на входе 26 сигнал "0", регистр 21 адреса и триггер 24 при этом запоминают записанную в них информацию.

Спустя некоторое время после установки адреса первой ЭВМ 37 вторая

ЭВМ 38 также начинает выполнять цикл

"Вывод" — помещает адрес на линии 11 канала 8. Компарирование адреса первым компаратором 22 адреса, установка триггера 24 в "1" и запись адреса в регистр 21 адреса канала 8 происходят аналогично описанному для канала 7.

Однако разрешающий сигнал на выходе элемента И-HE 27 не появляется, поскольку элемент И-НЕ 27 блокируется по второму входу сигналом "0" с выхода элемента И-.НЕ 27 канала 7. После установки ЭВМ 38 адреса на входе 26 по". является сигнал "0", что приводит к

1587523 запоминанию записанной информации в регистре 21 адреса и триггере 24 канала 8.

После адресной части ЭВМ 37, а с некоторой задержкой иЭВМ 38 помещают на линии 11 данные, которые необходимо записать в блок 2 памяти, после чего на линиях 18 появляются сигналы

"Вывод".Так как на втором входе эле- 1р мента И 13 канала 7 присутствует сигнал "1", то сигнал Вывод" через элемент ИЛИ б поступает на управляющий вход блока 2 памяти "Запись". При этом на адресных и информационных вхо-15 дах блока 2 памяти присутствуют соответственно адрес с выходов элементов

И 29 через элементы ИЛИ 4 и данные с выходов элементов И 9 через элементы

ИЛИ 3, Следовательно, происходит опе- 2р рация записи выданных ЭВМ 37 данных по необходимому адресу. Одновременно сигнал "Вывод" с элемента И 13 через элемент ИЛИ 16 поступает на элемент

19 задержки, с выхода которого через время tp поступает с выхода 20 устройства 1 в ЭВМ 37, в результате чего сигнал "Вывод" устанавливается в

"0", снимаются данные с линии 11 и устанавливается высокий уровень "1" 30 на входе 26. В это время сигнал "Вывод" на входе 18 канала 8 никаких действий не производит, так как он блокируется элементом И 13, на втором входе которого присутствует сиг- 35 нал "0" с выхода элемента НЕ 28 °

Как только на входе 26 канала 7 установится сигнал "1", триггер 24 и регистр 21 адреса устанавливаются в

"0", поскольку на линии 11 информа- 40 ция отсутствует. На выходе элемента

И-НЕ 27 появляется сигнал "1", на выходе НЕ 28 — "0", на выходах элемента И-НЕ 27 и элемента НЕ 28 канала 8 соответственно "0" и "1". Сигнал 45 с выхода элемента НЕ 28 поступает на вторые входы элементов И 9, 10 12, 13, 29 канала 8. Аналогично каналу

7 сигнал "Вывод" с входа 18 через ,элемент ИЛИ 6 поступает на управляющий вход блока 2 памяти "Запись", производя операцию записи, и через элемент ИЛИ 16 на элемент 19 задержки, Завершение цикла "Вывод" для ЭВМ 38 происходит аналогично описанному для 55

ЭВМ 37.

Если во время операции записи данных, выполняющейся со стороны ЭВМ

38, ЭВМ 37 начинает выполнять цикл

"Ввод", помещая адрес на линии 11, происходит заполнение адреса в регистре 21 адреса, установка в "1" триггера 24 и появление "1" на входе 17.

Данное состояние сохраняется .до момента установления триггера 24 канала 8 после окончания цикла "Вывод" в состояние 0", что приводит к разблокированию элемента И-НЕ 27 канала 7 и, как следствие, к появлению сигнала "1" на выходе элемента НЕ 28. Сигнал "Ввод" через элемент И 12 поступает на управляющий вход блока 2 памяти "Считывание", производя считывание информации из блока 2 памяти по заданному адресу, и через элемент

ИЛИ 16 и элемент 19 задержки на выход

20, инциируя тем самым завершение цикла "Ввод" со стороны ЭВМ 37.

В случае одновременного обращения

ЭВМ 37 и 38 к устройству 1 сопряжения, т.е. одновременного помещения адреса на линии 11, происходит появление "1" на входах элементов И-НЕ 27, запомина ние . адресов в регистрах 21 адресов и присутствие сигналов "Ввод" или

"Вывод" на одном из входов 17 или 18 каналов 7 и 8.

Так как элементы И-НЕ 27 с их взаимными связями представляют собой

RS-триггер, то одновременное поступление на их первые входы сигналов "1" приводит к неопределенному (непредсказуемому) состоянию выходов элементов И-НЕ 27, Однако это состояние будет одним из двух: на выходе элемента

И-НЕ 27 канала 7 присутствует "0", а на выходе элемента И-HE 27 канала

8 "1", или наоборот. Таким образом, работа устройства 1 сопряжения в дальнейшем происходит аналогично работе, описанной для режима последовательно- го обращения ЭВМ 37 и 38 к устройству

1 сопряжения.

ЭВМ во время работы обмениваются как массивами информации, так и отдельными сообщениями-управляющего характера. В основном изобретении весь обмен информацией между двумя ЭВМ происходит через общую память. Функции синхронизации работы двух ЭВМ при одновременном обращении к устройству выполняются посредством семафора, расположенного в области памяти. Это усложняет работу с устройством, так как для синхронизации работы двух ЭВМ необходимо постоянно или периодически вести опрос семафора, что ведет к сни1587523 жению производительности двух ЭВМ.

Кроме этого, при одновременном Обращении двух ЭВМ к памяти снижается быстродействие обмена: цикл обмена одной

5

ЭВМ с устройством увеличивается в 11,5 раза, а так как семафор расположен в области памяти, то быстродействие устройства зависит от частоты опроса семафора, следовательно, быстродейст- 10 вие устройства при обращении к памяти снижается в 1-1,5 раза.

В предлагаемом устройстве в аналогичных случаях обмена информацией между двумя ЭВМ имеется воэможность организовать: обмен информацией через общую память устройства; обмен сообщениями посредством регистров состояния; синхронизацию работы двух ЭВМ посредством встречных прерываний и регист- 20 ров состояния.

Кроме этого, имеется возможность самопрерывания в каждом канале устройIcTBB> например, с целью проверки работы блока прерывания. 25

Существенными отличиями предлагаемого двухканального устройства сопряжения двух электронно-вычислительных машин от известного являются: введение в каждый канал устройства регист- 30 ра состояния и четвертой группы элементов И, а также в каждом канале соответственное соединение входов регистра состояния и выходов четвертой группы элементов И с информационными входами-выходами устройства, соединение второй группы выходов регистра состояния с первыми входами соответствующих элементов И четвертой. группы другого канала, что позволяет произво-40 дить обмен сообщениями между двумя

ЭВМ посредством регистров состояния устройства; введение в каждый канал устройства логики прерывания, а также в каждом канале соответственное со-45 единение выходов логики прерывания с информационными входами-выходами устройства, соответственное соединение первой группы выходов регистра состояния с входами готовности данного ка- 50 нала и разрешения прерывания логики прерывания и с первыми входами соответствующих элементов И четвертой группы, соединение оставшегося выхода регистра сОстояния с первым ВхОдом со 55 ответствующего элемента И четвертой группы, с входом готовности данного канала логики прерывания другого канала и с первым входом соответствующего элемента И четвертой группы другого канала, что позволяет организоватв работу двух ЭВМ в реальном масштабе времени по прерываниям.

Формула из о бр ет ения

Двухканальное устройство для сопряжения двух электронно-вычислительных машин по авт.св. й- 1180906, о т-. л и ч а ю щ е е с я тем, что, с целью повышения производительности обмена информацией между ЭВМ, в каждый канал устройства введены второй компаратор адреса, второй триггер, регистр состояния, мультиплексор, блок прерывания, третий и четвертый элементы И, при этом в каждом канале информационные входы второго компаратора адреса, информационные входы ре- гистра состояния, выходы мультиплексора, информационные выходы блока прерывания подсоединены к информационным входам-выходам устройства, выход второго компаратора адреса соединен с

D-входом второго триггера, синхровход которого подключен к синхровходу регистра адреса, третий и четвертый входы элемента ИЛИ соединены .соответственно с выходами третьего и четвертого элементов И, выход второго триггера соединен с первыми входами третьего и четвертого элементов И, вторые входы которых являются соответственно входами чтения и записи устройства, вторые входы элементов И четвертой группы и тактовый вход регистра состояния соединены соответственно с выходами третьего и четвертого элементов И, вход установки регистра состояния соединен с входом установки блока прерываний и является входом начальной установки устройства, выходы требования прерывания и предоставления прерывания блока прерываний являются соответственно одноименными выходами устройства, а :входы чтения и предоставления прерывания блока.прерываний являются одноименными входами устройства, выход разрешения передачи адреса вектора прерывания блока прерывания соединен с пятым входом элемента ИЛИ, выходы разряда готовности данного канала и разрешения прерывания регистра состояния соединены с информационными входами блока прерываний и с первым информационным входом мультиплексора, первый управляющий

1587523

Составитель А. Засорин

Техред Л.Сердюкова Корректор Н. Ревская

Редактор С. Патрушева

Заказ 2421

Тираж 566

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 вход которого соединен с выходом старшего разряда регистра состояния, синровходом блока прерываний другого канала и с вторым управляющим входом мультиплексора другого канала, информационные выходы регистра состояния соединены с вторым информационным входом мультиплексора другого канала.