Устройство сопряжения микропроцессора с магистралью

 

Изобретение относится к вычислительной технике и предназначено для сопряжения микропроцессоров, вычисляющих логические функции с двухпозиционными датчиками. Целью изобретения является повышение производительности устройства за счет аппаратного выделения анализируемого блока из вводимых в микропроцессор двоичных слов. Устройство содержит тристабильные буферные усилители 1, 4, 9, демультиплексор 5, микропроцессоры 7, 8, элементы И 10, 14, элементы НЕ 11, 12, микропроцессор 13 с соответствующими связями. 1 ил.

СОЮЗ СОВЕТСНИХ социАлистичЕскик

РЕСПУБЛИК

„„SU„„158752 (51)5 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОП1РЫТИЯМ

ПРИ ГКНТ СССР (21) 4425318/24-24 . (22) 16 ° 05.88 (46) 23.08.90. Бюл. И 31 (71) Филиал "Восход" Московского авиационного института им. С.ОрджоникидЪ, зе (72) С.Л. Беляков (53) 681 . 3 (088. 8) (56) Управлякщие системы и машины

1983, Ф 2, с . 18-21 .

Балашов Е.П. и др. Микропроцессоры и микропроцессорные системы. — M.:

Радио и связь, 1981, с. 206. (54) УСТРОЙСТВО СОПРЯЖЕНИЯ МИКРОПРО,ЦЕССОРА С МАГИСТРАЛЬЮ

2 (57) Изобретение относится к вычислительной технике и предназначено для сопряжения микропроцессбров, вычислякщих логические функции с двухпозиционными датчиками. Целью изобретения является повышение производительности устройства эа счет аппаратного выделения анализируемого блока иэ вводимых в микропроцессор двоичных слов ° Устройство содержит тристабильные буферные усилители 1,4,9, демультиплексор

5, микропроцессоры 7,8, элементы («

И 10,14, элементы НЕ 11, 12, микропроцессор 13 с соответствующими связями. 1 ил.

1587522

Изобретение относится к вычислительной технике и предназначено для сопряжения микропроцессоров, вычислякщих логические функции с двухпозици- 5 онными датчиками.

Цель изобретения — повышение произI водительности устройства путем аппаратного выделения. анализируемого бита

:из вводимых в микропроцессор двоичных 10 слов.

На чертеже приведена схема предлагаемого устройства.

Устройство содержит тристабильный буферный усилитель 1, информационные входы которого соединены с входом-выходом 2 устройства для подключения к шине данных микропроцессора, а выходы — с входом 3 устройства для подключения к шине данных магистрали, 20 причем входы усилителя 1 соединены с выходами тристабильного буферного усилителя 4, один вход которого соединен с выходом демультиплексора 5, остальные выходы — с шиной 6 нулевого 25 потенциала. Управляющий вход усилителя 4 соединен с входом 7 устройства для подключения к выходу управления вводом микропроцессора, а управляющие входы блока 5 связаны с входами уст- 30 ройства для подключения к адресным шинам 8 микропроцессора, входы-выходы 2 связаны с выходами тристабильного буферного усилителя 9, информационные входы которого соединены с входами-вы-35 ходами 2, управляющий вход связан с выходом элемента И 10, первый вход которого связан через элемент НЕ 11 с входом 7, второй вход через элемент

НЕ 12 — с входом устройства для под- 40 ключения к выходу 13 управления чтением микропроцессора, который соединен с первым входом элемента И 14, второй вход которого связан с выходом элемента. HK 11 а выход элемента 45

И 14 связан с управляющим входом тристабильного буферного усилителя 1.

Устройство сопряжения микропроцессора с магистралью работает следующим образом. 50

При чтении данных или команд, когда на линии 13 высокий уровень, а на линии 7 — низкий, усилитель 1 открыт, усилители 4 и 9 закрыты. Это обеспечивается элементами И 10 и 14 и эле- 55 ментамн НЕ 11 и 12. При выводе дан-ных в память сигнал на линии 13 имеет низкий уровень, на линии 7 — низкий уровень, поэтому открыт усилитель

9. Усилители 1 н 4 закрыты. При вводе данных из входного порта на линии 7 уровень логической единицы, поэтому открыт усилитель 4. Усилители 1 и 9 закрыты. В результате информация с выхода демультиплексора 5 поступает на шину. Количество управляющих входов демультиплексора 5 составляет

q = )lag R(, где R — разрядность шины данных;

) (— операция округления числа до ближайшего целого.

Таким образом q адресных линий шины 8 адреса задают номер проверяемого бита в слове данных, поступающего на выход демультиплексора 5. В остальных разрядах слова данных содержатся нули .

В качестве примера реализации устройства сопряжения рассмотрим ее для микропроцессора 580 серии. Шина 3 данных восьмиразрядная, шина 8 адреса— шестнадцатиразрядная. Демультиплексор

5 имеет три управляющих входа. Поскольку система команд К 580 допускает адресацию 256 портов ввода, три разряда адреса задают номер бита, пять разрядов — номер порта. Линия 13 соединяется с выходом управления чтением микросхемы К 580, линия 7 — с выходом . микропроцессора К 580, соответствующим управлению вводом из порта. ф о р мул а и з о б р е т е ни я

Устройство сопряжения микропроцессора с магистралью, содержащее первый элемент НЕ, пер вый и вт ор ой тристабильные буферные усилители, причем информационный вход первого тристабильного буферного усилителя соединен с выходом второго тристабильного буферного усилителя и является входом-выходом устройства для подключения к шине данных магистрали, выход первого тристабильного буферного усилителя соединен с информационным входом второго тристабильног0 буферного усилителя и является входом-выходом устройства для подключения к шине данных микропроцессора, вход первого элемента НЕ соединен с входом устройства для подключения к выходу управления чтением микропроцессора, о т л и ч аю щ е е с я тем, что, с целью повышения производительности, в него введены

Составитель А. Засорин

Редактор Н. Яцола Техреду Л.Сердюкова Корректор Л. Пилипенко

Заказ 2421

Подписное

Тираж 565

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул; Гагарина, 101

1587522 демультиплексор, первый и второй эле- ных магистрали, управляющие входы дементы И, второй элемент НЕ и третий мультиплексора соединены с входами тристабильный буферный усилитель, один устройства для подключения к адресинформационный вход которого соединен ным шинам микропроцессора, первый с выходом демультиплексора, а осталь- вход первого элемента И соединен с.

5 ные информационные входы — с шиной входом первого элемента НЕ, выход конулевого потенциала, разрешакщий вход торого соединен с первым входом втотретьего тристабильного буферного уси- рого элемента И, вторые входы перволителя соединен с входом устройства 1О го и второго элементов И соединены с для подключения к выходу управления выходом второго элемента НЕ, :.вход ковводом микропроцессора, выходы тре- торого соединен с входом устройства тьего тристабильного буферного усили- для подключения к выходу управления теля соединены с входами устройства вводом микропроцессора, выходы перводля подключения к шине данных микро- 15 го и второго элементов И соединены с процессора, информационные входы де- разрешающими входами соответственно мультиплексора соединены с входами первого и второго тристабильных буферустройства для подключения к шине дан- ных усилителей.