Буферное запоминающее устройство
Изобретение относится к области цифровой вычислительной техники и может быть использовано в устройствах передачи данных. Целью изобретения является расширение области применения за счет адресации слов сообщения и модификации адресов слов сообщения. Буферное запоминающее устройство содержит первый регистр 1, блок 3 управления, первый накопитель 8, первую и вторую группы элементов И 9, 10, первый счетчик 18, дешифратор 19, второй накопитель 2, регистр 21. Введение в устройство семи мультиплексоров 5,6,7,11,12,16,17, двух регистров 15,20, группы 13 переключателей, блока 14 постоянной памяти, триггера 4 позволяет расширить область его применения за счет совмещения операций записи в первый (второй) накопитель и чтения из второго (первого) накопителя и преобразования входного (логического) адреса цифровой информации приемника сообщений, в том числе повторяющегося в цикле передачи, в физический адрес цифровой информации приемника сообщений, работающего в реальном масштабе времени параллельно с темпом выдачи информации от источника сообщений, исключающего неизбежные потери времени на поиск информации, подлежащей передаче в приемник сообщений. 1 з.п.ф-лы, 3 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
n9) (И) А1 щ) g: G 06 Р 13/00
ГОСУДАРСТВЕННЬ1Й КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И О П1РЬП ИЯМ
ПРИ ГКНТ СССР (21) 4498302/24-24 (22) 24.10.88 (46} 07.08.90. Бюл. !! - 29 (72) Б.Д. Вилесов и P.Ê. Ковалева (53) 681.327.6(088.8)
{56} Авторское свидетельство СССР
У 942139, кл. G 11 С 19/00, 1982.
Авторское свидетельство СССР
h 1096692, кл. G !1 С 19/00, 1984. (54) БУФЕРНОЕ ЗАПОИИНА10ЩЕЕ УСТРОЙСТВО (57) Изобретение относится к области цифровой вычислительной техники
2 и может быть использовано в устройствах передачи данных. Целью изобретения является расширение области применения за счет адресации слов сообщения и модификации адресов слов сообщения. Буферное запоминающее устройство содержит первый регистр 1, блок 3 управления, первый накопитель 8,первую и вторую группы эле-. ментов И 9, 10, первый счетчик 18, дешифратор 19, второй накопитель 2, регистр 21. Введение в устроиство семи мультиплексоров 5,6,7,11,12,16, 1583938 l0
17 двух регистров 15 20, группы 13 переключателей, блока 14 постоянной памяти, триггера 4 позволяет расширить область его применения эа счет совмещения операций записи в первый (второй) накопитель и чтения из второго (первого) накопителя и преобра зования входного (логического ) адреса цифровой информации приемника сообщений, в том числе повторяющегося
Изобретение относится к цифровой вычислительной технике и может быть использовано в устройствах передачи данных.
Целью изобретения является расширение области применения за счет возможности адресации слов сообщения и модификации адресов повторяющихся слов сообщения.
На фиг.! представлена блок-схема буферного запоминающего. устройства; на фиr. 2 — блок-схема блока управления; на фиг. 3 — временная диаграмма работы устройства.
Буферное запоминающее устройство (БЗУ )..содержит (фиг.1.) первый регистр
1, второй накопитель 2, блок 3 управления, первый триггер 4, третий 5, второй 6, четвертый 7 мультиплексоры, первый накопитель 8, первую 9 и вторую 10 группы элементов И, седьмой
11 и первый 12 мультиплексоры, группу 13 переключателей, блок )4 постоянной памяти, четвертый регистр
15, шестой !6 и пятый 17 мультиплексоры, первый счетчик 18, дешифратор
19, третий 20 и второй 21 регистры, входы 22-28 блока управления, выходы
29-37 блока управления, Блок управления (фиг.2) содержит регистр 38 сдвига, третий 39 и второй 40 триггеры, элементы И 41-47, элементы ИЛИ 48-51, третий 52 и второй 53 счетчики, формирователь 54 импульсов.
БЗУ может использоваться для на1 копления и промежуточного хранения сообщений, согласовывая таким образом источник сообщений и приемник сообщеНий, имеющих различную временную синхронизацию. Слова сообщений на вхо де БЗУ должны иметь адрес и признак конца слова сообщения. Адресация слов сообщений и модификация адресов блока постоянной памяти (БПП) позволяет в цикле передачи, в; физический адрес цифровой информации приемника Сообщений, работающего в реальном масштабе времени параллельно с темпом выдачи информации от источника сообщений, исключающего неизбежные потери времени на поиск информации, подлежащей передаче в приемник сообщений. 1 э.п. флы 3 ил наращивать пропускную способность
БЗУ. В качестве БПП может испсльзоваться любое программируемое ПЗУ, например 541 РТ2, 557 РТ6 и т.д., в ка20 честве накопителей — любое ОЗУ достаточной емкости для запоминания массива информации слов сообщений, например 537 РУ9, 641 РУЗ. Обработка информации производится циклами. Если в первом цикле запись производится в первь.й накопитель, а считывание идет с второго накопителя, то по окончании цикла производится обмен накопителями, во второй накопитель начинается запись информации, с первого накопителя производится считывание записанной в предыдущем цикле информации.
Устройство работает следующим об- разом.
Двадцатичетырехраэрядные слова сообщения, сопровождаемые синхроимпульсами ЗП, поступают последовательно от источника сообщений на входы
40 РегистРа 1 (фиг.1). Блок 3 управления формирует из синхроимпульса ЗП сигнал УО для записи в регистр 1 слов сообщения (на выходе 29).
Формат слов сообщения:
8 младших разрядов — адрес слова, 16 старших разрядов — информация.
Восьмиразрядный, адрес слова с регистра 1 через мультиплексор 12 поступает на адресные входы БПП 14.
Синхроимнульс записи поступает также в блок 3 управления, Сюда же поступает сигнал окончания слова сообщенйя ПКСС. В регистре 38 сдвига фор.мируются управляющие сигналы РЕ1... ...РЕ24 (фнг.3), которые управляют работой БПП, По сигналу РЕ10, поступающему из регистра 38 сдвига на элемент ИЛИ 51, формируется сигнал обращения к БПП, поступающий на выход
5 )58
37 блока 3 управления и на ВПП 14.
Происходит считывание информации иэ
БПП 14 по адресу, поступившему с мультиплексора 12 через группу 13 переключателей. Если адрес слова сообщения неповторяюфийся, то из БПП считывается адрес и через мультиплексоры 16, 7 нли 16 17 поступает на адресные входы накопителя 8 или 2 в зависимости от значения сигналов ВН, ВН (логическая "1" или логический
"0"), поступающих на входы выборки разрядов мультиплексоров 7, 17 или с выходов 31 и 32 блока 3 управления, Информационная часть слова сообщения с регистра 1 через мультиплексор
ll и группу элементов И 9 и 10 поступает на вход того же накопителя 8 или
2 (так как группы элементов И 9 и 10 стробируются также как мультиплексоры 7 и 17 сигналами ВН и ВН) и слово сообщения записывается, например, в накопитель 8 по адресу, установленному на адресных входах накопителя 8, при этом сигналы на входе выбора кристалла (СЕ) накопителя 8 и иа входе управления записью-чтением !1Е1 формируются в блоке управления с приходом сигнала ПКСС (" Признак конца слова сообщения" ). Сигнал WE формируется на элементе ИЛИ 49, сигнал
СЕ - на элементе ИЛИ 48 (фиг.3).
Одновременно с приемом слов сообщения и их записью в накопитель 8 из накопителя 2 идет считывание информации. Адреса считывания формируются счетчиком 18 и через мультиплексор 17 поступают на адресные входы накопителя 2. Выбор накопителя по считыванию также определяется сигнвлами ВН и ВН. Подключение шин сигналов ВН и ВН обеспечивает выбор протиповолажных накопителей для записи и считывания слов сообщений. Счетчик
18 формирует адреса считывания по сигналам СЧ, поступающим на вход БЗУ от приемника сообщений. Обращение к накопителю 2 ro считыванию обеспечивается формированием сигналов СЕ на элементе ИЛИ 48 по сигналу СЧ, поступающему на блок 3 управления, и WE=0 так как при считывании отсутствуют сигналы СЧ1Т, ПКСС, РЕ16х хТР18РП на входе элемента ИЛИ 49,,которые формируют сигнал WE (фиг.3), Если адрес сообщения, поступающий от регистра 1 через мультиплексор )2 на адресные входы БПП повторяющийся, 3938 6 то с БПП считывается адрес фиксированной ячейки ОЗУ (Аф. я.). Аф.я. записывается в регистр 15 и через
5 мультиплексоры 16 и 7 поступает на адресные входы накопителя 8 (куда производится запись) . Выбор шин Аф.я. мультиплексором 16 определено сигналом 18РП, считанным из БПП 14 и записанным в триггер 4 (сигнал TP18РП).
Повторяющиеся адреса слов сообщений заранее известны, поэтому в этих адресах в БПП 14 прошит 18-й разряд.
По Аф.я. производится считывание информации из накопителя 8. Обращение к накопителям по считыванию обеспечивается при этом формированием сигнала СЕ=РЕ13 ТР!8РП на элементах
И 47 и ИЛИ 48 блока 3 управления
20 (фиг.3 ). Эта информация является адресом модификации БПП. Она поступает через мультиплексор 6 в регистр 20 адреса модификации. Мультиплексор 6 стробируется сигналом ВН, т.е. адрес
25 модификации считывается с того накопителя БЗУ, в который в данном цикле производится запись. Адрес модификации с регистра 20 поступает на мультиплексор 12 (выбор шин ацреса моди30 фикации определено сигналом ТР18РП на входе установки разрядов мультиплексора 12). По адресу модификации и сигналу ОП, сформированному в блоке 3 управления на элементах И 45 и ИЛИ 51 по формуле ОП=РЕ15 ТР!8РП, 35 из БПП 14 считывается адрес накопителя, в который должна записываться информация, сопровождаемая переменным адресом и новый адрес модифика40 ции БПП 14, сигнал 18РП сбрасывается с БПП !4, Новый адрес модификации, записываемый в фиксированную ячейку ОЗУ, поступает с вторых выходов БПП 14 че45 рез мультиплексор !1 и группу элементов И 9 на информационные входы на копителя 8. Так как на адресных входах накопителя 8 стоит адрес фиксированной ячейки, то запись нового адреса модификации производится в фиксированную ячейку. Сигналы СЕ и
WE по которым производится запись в накопители, формируются в блоке 3 управления на элементах И 46, ИЛИ 48
55 и 49 соответственно по фор улам:
WE=PE16 ° TP18РП, СЕ=РЕ!бiTP18РП (фиг.3). Затем триггер восемнадцатого разряда фиксированной ячейки обнуляется сигналом PE 22, поступающим
1583938 на триггер 4 с выхода 30 блока 3 управления, Адрес накопителя, в который должна записываться информация, сопровождаемая повторяющимся адресом, поступает с первых выходов БПП через мультиплексоры 16 и 7 на адресные входы накопителя 8. На информацион" ные входы накопителя 8 поступает слово сообщения с регистра 1 через муль- 10 типлексор 11 и группу элементов И 9 и записывается по адресу, считанному из БПП 14, при этом сигнал ME формируется в блоке управления на элементе ИЛИ 49 по сигналу ПКСС, сигнал
СŠ— на элементах ИЛИ 49 и 48 и соответствует сигналу ПКСС фиг.3
С приходом второго слова сообщения с тем же повторяющимся адресом цикл работы повторяется. При этом считывается из накопителя адрес модификации БПП )4, записанный при ра6оте со словом сообщения с первым повторяющимся адресом. По этому адресу считывается из БПП новый адрес моди- 25 фикации БПП 14 и записывается в фиксированную ячейку накопителя 8 и считывается новый адрес записи в накопитель. 8 второro слова сообщений.
Последнее слово сообщений данного цикла содержит адрес, являющийся признаком конца цикла. По этому адресу в БПП 14 прошит 19-й разряд, поступающий на вход 27 блока 3 управления. По нему формируются на элементах И 43, ИЛИ 50, триггере 39 сигналы
ВН и ВН по формуле РП19 ° РЕ4, переключающие схемы, управляющие работой накопителей, и сами накопители.
Теперь запись слов сообщений прово40 дится-в накопитель 2, а считывание— из накопителя 8. Если в источнике сообщений произошел необратимый сбой и в БЗУ не поступает последнее слово сообщения с адресом, являющимся признаком конца цикла, то РПI9 с БПП 14 не считывается, сигнал РП19 РЕ4.в блоке управления не формируется, а следовательно, не формируется и сигнал: ЩСЗ на элементе ИЛИ 50 и сигналы ВН и ВН на триггере 39.
Счетчик 18 продолжает считать поступающие на блок управления сигналы СЧ. Период формирования сигнала фиксации сообщения {A2"} с..выхода дешифратора 19 много больше периода . 55 нормальной работы БЗУ, когда период
РП19 РЕ4 равен А2 Поэтому, если источник сообщений работает без сбоев, то Сигнал на выходе дешифратора не формируется, так как счет" чик IS периодически обнуляется сигналом РП19 РЕ4. Если в источнике сообщений произошел сбой, то при накоплении в счетчике 18 состояния
А2"срабатывает дешифратор 19, сигнал с дешифратора поступает на вход
22 блока 3 управления, где на эле" менте ИЛИ 50 формируется сигнал ИКСЗ и, соответственно, меняется поляр-.:с; ность сигналов ВН и ВН, формируемых триггером 39, т.е. происходит считывание информации из того накопителя, куда записывалась информация сбойного цикла.
Так как в фиксированных ячейках накопителей 8 и 2 в начале работы с
БЗУ произвольная информация, а в конце цикла информация, соответствующая количеству поступивших на вход в цикле повторяющихся адресов, необходимо в начале каждого цикла восстанавли-. вать фиксированные ячейки накопите" лей 8 и 2 (запись в фиксированные ячейки начальных адресов модификации
БПП 14). С этой целью в блок 3 управления введны триггер 40, элемент
И 41, счетчики 53 и 52. После формирования сигнала МКСЗ запускается триггер 40 и на элементе И 41 формируются сигналы TPB-ЗП. Эти сигналы поступают на счетный вход счетчика 53. Сигналы со счетчика 53 запускают счетчик 52, который формирует адреса БПП 14. Адре са БПП 14 с выхода 33 блока 3 управ-! ления через группу 13 переключателей поступают на адресные входы БПП 14.
Сигналы ОП формируются в блоке 3 управления на элементе ИЛИ 51 по сигналам со счетчика 53, поступающим на элемент ИЛИ 51 через элемент И 42.
С БПП 14 считываются адреса фиксированных ячеек накопителей, поступающих через мультиплексоры 16, 7 и 17 на адресные входы накопителей
8 и 2, и начальные адреса модификации БПП 14, поступающие через мультиплексор ll и блоки элементов И 9 и 10 на информационные входы накопителей
8 и 2. Производится запись начальных адресов модификации БПП 14 в фиксированные ячейки накопителей 8 и 2 (в каждом цикле в тот накопитель, в который производится запись слов сообщений от источника сообщений).
Сигналы, управляющие записью в накопители 11Е и СЕ формируются на элемен9 1583938 1О тах И 42, ИЛИ 48 и 49 и равны ЯЕСЕ
ЗП" С4!Т (фиг,3). После восстановления всех фиксированных ячеек накопителей триггер 40 и счетчик 52 обнуляются.
Дпя этого в.БПП 14 по окончанию восстановления прошивается 21-й разряд (конец восстановления), который поступает на вход 28 блока 3 управления, а после умножения на элементе И 44 с 1р сигналом регистра 38 (сигнал зависит от количества повторяющихся адресов на входе БЭУ) — на обнуляющие входы счетчика 53 и триггера 40, 15
Формула изобретения
1. Буферное запоминающее устройство, содержащее первый и второй регистры, первую и вторую группы элементов И, два накопителя, первый счетчик, дешифратор, блок управления, первый, второй и третий выходы которого соединены соответственно с входом записи первого регистра, .с вто- 25 рыми входами элементов И первой группы и вторыми входами элементов И второй группы, выходы элементов И первой и второй групп соединены соответственно с информационными входами первого и второго накопителей, вход разрешения записи блока управления является одноименным входом устройства, вход разрешения чтения блока управления соединен с выходом дешифратора, входы которого соединены с
35 выходами первого счетчика, вход считывания которого соединен с входом . задания режима блока управления и является одноименным входом устройства, счетный вход первого счетчика соединен с четвертым выходом блока управления, информационный вход .первого регистра является информационньич входом устройства, информационный выход второго регистра является информационным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет возможности адресации слов
50 сообщения н модификации адресов повторяющихся слов сообщения, в него введены семь мультиглексоров, третий.
g четвертый регистры, первый триггер, блок постоянной памяти, группа переключателей, первые информационные
55 входы которых соединены с выходами первого мультиплексора, информационные входы первой группы которого соединены с выходами младших разрядов первого регистра, информационные входы второй группы первого мультиплексора соединены с выходами третьего регистра, входы которого соединены с выходами второго мультиплексора, информационные входы первой группы которого соединены с информационными входами первой группы третьего мультиплексора и информационными выходами второго накопителя, информационные входы второй группы второго мультиплексора соединены с информационными входами второй группы третьего мультиплексора и информационными выходами первого накопителя, адресные входы которого соединены с выходами четвертоro мультиплексора, информационные входы первой группы которого соединены с вторыми информационными выходами счетчика и информационными входами первой группы пятого мультиплексора, информационные входы второй группы которого соединены с информационными входами второй группы четвертого мультиплексора и выходами шестого мультиплексора, информационные входы первой группы которого соединены с первыми информационными выходами блока постоянной памяти и входами четвертого регистра, выходы котороро соединены с информационными входами второй группы шестого мультиплексора, управляющий вход которого соединен с выходом первого триггера, с управляющими входами первого и седьмого мульти-; плексоров, с входом признака .обраще" ния блока управления, выходы старших разрядов первого регистра соединены: ° с информационными входами первой группы седьмого мультиплексора, информационные входы второй группы которого соединены с вторыми информационными выходами блока постоянной памяти, вход выборки которого соединен с седьмым выходом блока управления, вход синхронизации конца слов которого является одноименным входом устройства, выходы седьмого мультиплексора соединены с первыми входами элементов И первой и второй групп, вход записи первого регистра соединен с управляющим входом группы переключателей, вторые информационные входы которых соединены с выходами группы блока управления, третий выход которого соединен с управляющим
1583938
12 входом пятого. мультиплексора, вйходы которого соединены с адресными входами второго накопителя, вход выборки которого соединен с одноименным входом первого накопителя и восьмым вы5 ходом блока управления, девятый выход которого соединен с входами задания режима ..работы первого и второго накопителей, управляющие входы второго, третьего и четвертого мультиплексоров объединены и соединены с вторым выходом блока управления, выходы группы переключателей соединены с адресными входаЫ - блока постоянной памяти, 15 первый управляющий выход которого соединен с входом установки в "1" первого триггера,. вход установки в "0" которого соединен с пятым выходом блока управления, вход признака конца цикла которого соединен с вторым управляющим, выходом блока постоянной памяти, третий управляющий выход которого соединен с входом признака восстановления фиксированной ячейки 25 блока управления, выходы третьего мультиплексора соединены с входами второго регистра.
2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок уп1 равления содержит. регистр сдвига, вход записи которого соединен с входом формирователя импульсов, первым входом первого элемента И и является входом разрешения записи блока управ- 35 ления, второй вход первого элемента
И соединен с выходом второго триггера, вход установки в "1" которого соединен со счетным входом третьего .триггера, с выходом первого элемента ИЛИ и является четвертым вьиодом . блока управления, первый вход первого элемента ИЛИ является входом разрешения чтения блока управления, второй вход первого элемента ИЛИ соединен. с выходом второго элемента И, первый вход которого соединен с выходом четвертого разряда регйстра сдвига, вход установки нуля которого соединен с третьим входом четвертого
50 элемента ИЛИ и является входом син-. хронизации конца слов блока управления, второй вход второго элемента И является входом признака конца цикла блока управленИя, выход двадцать чет- 55 м вертого разряда регистра сдвига соединен с первым входом третьего зле" мента И, второй вход которого является входом признака восстановления фиксированной ячейки блока управления, выход третьего элемента И соединен с входами установки в "0" второго триггера и второго счетчика, выходы которого являются выходами группы блока управления, счетный вход второго счетчика соединен с выходом третьего счетчика и первым входом седьмого элемента И, второй вход которого соединен с выходом формирователя импульсов и является первым. выходом блока управления, выход первого элемента И соединен со счетным входом третьего счетчика, выход двадцать второго разряда регистра сдвига является пятым выходом блока управления, прямой и инверсный выходы третьего триггера являются соответственно вторым и третьим выходами блока управления, выход десятого разряда регистра сдвига соединен с первым входом второго элемента ИЛИ, третий вход которого соединен с выходом четвертого элемента И, первый вход которого соединен с первыми входами пятого и шестого элементов И и является входом признака обращения блока управления, выход седьмого элемента И соединен с вторыми входами второго и четвертого элементов ИЛИ, выход второго элемента ИЛИ является седьмым выходом блока управления, второй вход пятого элемента И соединен с выходом шестнадцатогб разряда регистра сдвига, выход трйнадцатого разряда которого соединен с вторым входом шестого элемента И, выход которого соединен с первым входом третьего элемента
ИЛИ, второй вход которого соединен с выходом четвертого элемента ИЛИ и является восьмым выходом блока управления, третий вход третьего элемента ИЛИ является входом задания режима блока управления,.выход третьего элемента ИЛИ является девятым выходом блока управления, выход пятого элемента И соединен с первым входом четвертого элемента ИЛИ, второй вход четвертого элемента И соединен с выходом пятнадцатого разряда регистра сдвига.
1583938 а е еаеаааееааааааааа в ° июни!Ийи!а!и и ийи
1583938
} 1 ° ф . В ° 1 4 Ф ° ° 4 I 3 ° в s 4 ф В t 1 Л q + ф, t э а В Ф ф- ° 4О ю ° ° ° ° т: t i Составитель В, Чеботова Редактор И. Шулла Техред Л,Сердюкова Корректор N. Кучерявая Заказ 2256 Тираж 566 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.. Гагарина, 101 i I< l l II, .11 е1
