Генератор ортогональных кодов

 

Изобретение относится к устройствам, генерирующим ортогональные многозначные кодовые последовательности, и предназначено для расширения класса решаемых задач за счет возможности построения кодов, составляющих ортогональную матрицу с символами из множества вычетов по простому нечетному модулю. Цель изобретения - расширение класса решаемых задач за счет способности генерирования многозначных ортогональных кодовых последовательностей. Устройство содержит первый 1 и второй 2 генераторы М - последовательности, дешифратор 3, одновибратор 4, элемент И 5, группу из К коммутаторов 6, группу из К сдвиговых регистров 7, делитель 8 частоты, реверсивный счетчик 9, дешифраторы 10, 11, элементы И 12, 13, сумматор 14 по модулю два. Цель достигается за счет введения реверсивного счетчика 9, дешифраторов 10, 11, элементов И 12, 13, сумматора 14 по модулю два, К-1 коммутаторов 6, К-1 сдвиговых регистров 7. 2 ил., 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБ ЛИН (5g 4 С 06 Р 1/02.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ г;

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 433?221/24-24 (22) 01. 12. 87 (46) 30,11.89. Бюл. У 44

:(72) В,K.IIIåâöîâ, О.А.11елъников и Е.Д.Хрулев (53) 681.325(088.8) (56) Авторское свидетельство СССР

9 1324019, кл. С 06 F 1/02, 1984.

Авторское свидетельство СССР

У 425368) кл. Н 04 L 11/20, 1974. (54) ГЕНЕРАТОР ОРТОГОНАЛЬНЫХ КОДОВ, (57) Изобретение относится к устройствам, генерирующим ортогональные многозначные кодовые последовательности, и предназначено для расширения класса решаемых задач эа счет

„„SU„„ 1525693 А1 возможности построения кодов, составляющих ортогональную матрицу с символами из множества вычетов по простому нечетному модулю. Цель изобретения — расширение класса решаемых задач эа счет способности генерирования многозначных ортогональных кодовых последовательностей. Устройство содержит первый 1 и второй 2 генераторы М-последовательности, дешифратор 3, одновибратор 4, элемент И 5, группу иэ К коммутаторон 6, группу иэ К сдвиговых регистров 7, делитель

8 частоты, реверсинный счетчик 9, . дешифраторы 10, 11, элементы И 12, 13, сумматор 14 но модулю два. Цель

1525693 до си

ll тигается за счет введения реверного счетчика 9, дешифраторов 10, элементов И 12, 13, сумматора 14

Изобретение относится к устройст- !О ва, формирующим системы ортогональнь сигналов, и может быть использова о в системах связи.

Цель изобретения — расширение

1 кл сса решаемых задач за счет обес- 15 пе ения способности генерирования мн гозначных ортогональных кодовых по едовательностей.

На фиг. 1 представлена структурная сх ма устройства; на фиг. 2 — струк- 20 т ная схема коммутатора.

Генератор ортогональных кодов соде жит первый 1 и второй 2 генераторы M-последовательности,, дешифратор

3, одновибратор 4, элемент И 5, 25 гр пу из К коммутаторов 6, группу из К сдвиговых регистров 7, делитель

8 астоты, реверсивный счетчик 9, де ифраторы 10 и 11, элементы И 12 и

13 и сумматор 14 по модулю два. 30

Коммутатор 6 может состоять из группы инверторов 15 .и соответствую х этим инверторам групп спаренных эл ментов И 16 и 17, каждой паре кото ых соответствует элемент ИЛИ 18, Устройство работает следующим обр зом.

, В исходном состоянии разряды ге-. нераторов 1 и 2 через первый и вто- 40 р и входы начальной загрузки устройства занесены р-ичные коды для генеря ции идентичных M-последовательнос! тЦй, а также установлено начальное состояние реверсивного счетчика 9 че45 риаз третий вход начальной загрузки у 1тройства, обеспечивающее упаковку вЫделениых символов строк матрицы без пропусков и наложений в сдвиговый регистр.

Работа устройства начинается с по50 дачи на вход синхронизации устройства синхронизирующих импульсов, откуда оаи поступают на вход делителя 8 и вход управления сдвигом сдвиговых регистров 7 и через элемент И 5 прохОдят на управляющие входы генераторОв 1 и 2 M-последовательности, при этом на выходах генераторов 1 и 2 по модулю два, К-1 коммутаторов 6, К-1 сдвиговых регистров 7. 2 ил °, 2 табл. порождаются р-ичные М-последовательности.

Так, для многочлена третьей степени Х Оз Х Ы 2, где © означает сумЗ му по модулю три, образуется М-последо-. вательность 10020212210222001012112011, Из этой M-последовательности, постулающей с первого выхода первого генератора 1 M-последовательности, с помощью дешифратора 11 выделяются единичные символы 1 1 1 1 1»ll, которые используются как для управления реверсивным счетчиком 9,, так и для выделения символов ортогонального кода из М-последовательности, генерируемой генератором 2. Пусть с выхода генератора 2 М-последовательности следует циклический сдвиг М-последовательности 02122102220010121120111

002. Тогда из нее должны быть выделены символы, которые состоят из тех же порядковых номеров, что и единицы в М-последовательности, порождаемой генератором 1, т.е. 0 0 — 2 1-211-02, и упакованы в сдвиговом реги" стре 7 в код 002121102, символы которого должны быть выданы с выхода устройства с частотой F/р.

Аналогично должно происходить вы- . деление и символов других строк матрицы из циклических сдвигов М-последовательности, что представлено (в табл. 1 и 2}.

Т а б л и ц а 1

1 — — — 1 — 1 — — » l-— - 11-1

0 — — — 2 — 2-.— -1 10 — 1 2-0

0 — -- — 2 — 0- — -102 — 21-1

2 — — --1 — 2--.--021 — 10-0

2 — — --2 — 0 211 — 01-0

2 — — --0 — О- » г — 10-г

0 — — — 2--1 — — 121 — 00-2! — — — 0 — 1- — -210 — 02-2

2 1 - !01 22 0

2 — -- — 1 — 0 — — 010 — 22-.1

1 — — — 1--2-" — 100 — 20-1

2 — — — 1 — 1 — — 002 — 01-2

М = 0- — — -0 — 1 — — 022 — 12-1

27,9

2 — — --2 — 2 — — 222 — 22-2

0 1 1 -220 †-0!

5 )5

Продолжение табл.3

Π— — — 1 — Π— — 201 — 12-2

1 — — — 2 — l — — 012 — 20-0

1 — — — 1 — Π— — 1 22 — 02-0

1- — — -0--0 — — 221 — 20-1.

0- — — -1 — 2 — — 212 — 00-1

2 — — — Π— 2 — --) 20 — 01-1

1-- — — 0--2 — — 202 — 11-0

1 — — — 2--0 — --020 — 11-2

2 — — — 2 — 1 — — 200 — 10-1

1 -- 2 — 2 — — 001 — 02-1

Π— — — 0 — 2 — — 011 -21-2

Π— — — -0 — Π— -000 — 00-0

Примеч ание: Выделенные символы при работе устройства должны быть выданы с частотой F/р в виде одной из строк ортогональной матрицы

И 79 ° !

Таблица2

lilllllll

020)02211

200112102

02)121002

101210022

210010221

112100201

211002012

001022121.

222222222

010201122

1210)2200

100221201

012212001

202120011

120020112

221200101

122001021

002011212

000000000

27,з

Двоичнокодированные символы р-ичной М-последовательности, формируемые генератором 2 М-последовательности с частотой F поступают на первый информационный вход каждого из коммутаторов б, причем на одном из входов группы управляющих входов коммутатора 6 присутствует сигнал, формируемый дешифратором 10. Идентичные разряды сдвиговых регистров 7 соответственно этому входу изменяют

25693

40 свои состояния с частотой F до прихода на второй вход сдвиговых регистров

? синхрониэирующего импульса с частотой Г/р, которым осуществляется сдвиг информации, записанной прежде в сдвиговых регистрах 7.

При совпадении по времени выделения символа ортогонального кода и синхронизирующего импульса с частотой

F/p выделенный символ записывается в

i-й разряд сдвиговых регистров 7 и затем сдвигается в (i-1)-й разряд.

Эти цействия подготовлены дешифратором ll на выходе которого образуется сигнал, поступающий на первые входы элемента И !2 и сумматора 14 по модулю два, причем на второй вход сумматора по модулю два поступает единичный сигнал с выхода делителя 8 частоты синхронизирующих импульсов.

При выделении одного или нескольких символов ортогонального кода в

I промежутке между следованием двух синхронизирующих импульсов с частотой Г/р при каждом выделении символа осуществляется его запись в разряды сдвйговых регистров 7, определяемые состоянием реверсивного счетчика 9.

После этого реверсивный счетчик 9 инкрементирует свое состояние под воздействием сигнала, поступающего на его второй вход с выхода элемента

И 12.

IIpH отсутствии выделенных символов ортогонального кода в промежутке между двумя синхронизирующими импульсами частоты реверсивный счетчик 9 декрементирует под воздействием сигнала, поступающего на третий его вход с выхода элемента И 13 синхронизирующим импульсом частоты Р/р.

При работе генератора М-последовательности в ег0 разрядах происходит смена ненулевых тп-разрядных состояний. Дешифратор 3 селектирует одно из этих состояний, например состояние из сплошных единиц либо двоек применительно к рассматриваемому примеру для многочлена Х З Х ® 2, на выходе дешифратора 3 образуется сигнал,. поступаю- . щий на вход одновибратора 4, Этот сигнал подается на второй вход элемента

И 5 и запрещает на один такт прохождение синхронизирующих импульсов на первые входьi генераторов 1 и 2 M-последовательности. Синхронизирующие импульсы с третьего входа устройства

1525693 поступают также на вход делителя частоты 8, с выхода которого синхронизирующие импульсы с частотой F/р пода отся на входы управления сдвигом сд виговых регистров 7, элемента И 13 и сумматора 14 по модулю два. Синх онизирующие импульсы с частотой

Р р осуществляют сдвиг информации в группах сдвиговых регистров 7 и ис- 10 пользуются для выполнения логических о ераций в элементе И 13 и сумматоре

1 по модулю два.

Разряд сдвигового регистра 7, в к торый записывается очередной сим- 15 в л ортогонального кода, определяетс состоянием реверсивного счетчика

9 и указывается дешифратором 10.

П и сдвиге информации в сдвиговом р гистре 7 реверсивный счетчик 9 дол- 20 ж н декрементировать свое состояние.

П и поступлении единицы с выхода деш фратора 11 реверсивный счетчик 9 должен инкрементировать свое состоя+e. Если это происходит одновременно, то реверсивный счетчик не должен изменять своего состояния. Для у правления реверсивным счетчиком 9 служат элементы И 12 и 13 и сумматор

14 по модулю два. ЗО

При работе генератора 1 M-последовательности дешифратор l l выделяет ф М-последовательности символы, равйые единице (в общем случае эти символы должны быть ненулевыми, но фикi:èðoâàíHûìè), которые используются для формирования сигналов управления реверсивным счетчиком 9. Сигнал с выхода дешифратора 11 поступает на первые входы элемента И 12 и сумма- 40 тора 14 по модулю два. При совпадейии во времени сигнала с выхода второго дешифратора 11 и синхронизирующего сигнала частоты Г/р управляющие сигналы на выходах элементов И 12 45 и 13 не формируются. При наличии лишь синхронизирующего сигнала частоты

Г/р на вторых входах сумматора 14 по модулю два и элемента И 13 и отсутствии сигнала с выхода дешифратора 11 gg на выходе элемента И 13 формируется сигнал декрементации реверсивного счетчика 9, который поступает на третий его вход.

Коммутаторы 6 работают следующим 55 образом.

При функционировании устройства на первый информационный вход коммутаторов 6 поступают с частотой F символы M-последовательности, которые подаются на первый вход первых элементов И 16. На одном из входов груг..пы управляющих входов коммутатора 6 присутствует сигнал, разрешающий запись символа M-последовательности через i-ю секцию коммутатора 6 в i-e разряды сдвиговых регистров 7, в остальные разряды сдвиговых регистров

7 запись запрещена. Сигнал с одного из выходов дешифратора 10 поступает на второй вход первого элемента И 16 в i-й секции и разрешает прохождение сигналу с первого входа коммутатора

6 через первый элемент И 16 и элемент

ИЛИ 18 на выход i-й секции коммутатора 6. Вместе с тем, на выходах первых элементов И 16 остальных секций коммутатора 6 присутствуют нулевые сигналы, поскольку на их управляющих входах имеются нулевые сигналы. При выделении символа ортогонального кода в промежутке между двумя синхронизирующими импульсами частоты Г/р коммутатор обеспечивает запись символа, пришедшего последним перед инкрементацией реверсивного счетчика 9, в

i-й разряд сдвигового регистра 7.После этого запись выделенного символа ортогонального кода производится через (i+1)-ю секцию коммутатора 6 в (i+1)-й разряд сдвигового регистра 7.

При поступлении синхронизирующего импульса частоты Г/р на третий вход коммутатора 6 реализуется сдвиг информации на один разряд на сдвиговом регистре 7 во всех его разрядах, причем запись содержимого (i+1)-ro разряда в i-й разряд сдвигового регистра 7 блокируется из-за присутствия на первом входе второго элемента И

17 нуля, тогда как в остальных секциях на первых входах вторых элементов И 17 присутствуют единицы, так как нулевые сигналы на остальных входах второй группы входов проходят через инверторы 15. После продвикения информации по сдвиговому регистру 7 и декрементации реверсивного счетчика

9 символы И-последовательйости проходят через (i-1)-е секции блоков 6 на входы (i-1)-х разрядов сдвиговых регистров 7, Таким образом, дешифратор 3 обеспечивает выделение из И-последовательности символов ортогонального кода и упаковку их в разряды сдвиговых, регистров 7.

1525693

Формула изобретения

Генератор ортогональных кодов, содержащий два генератора М-последовательности, первый дешифратор, од5 новибратор, элемент И, первый коммутатор, первый сдвиговый регистр и делитель частоты, причем входы начальной загрузки первого и второго генера1О торов М-последовательности подключены соответственно к первому и второму входам начальной загрузки генератора, вход синхронизации которого подключен к первому входу элемента И и через 15 делитель частоты †. к входу управления сдвигом первого сдвигового регистра, выход второго генератора М-после-, довательности подключен к первому информационному входу первого коммутатора, .выход которого подключен к входу данных сдвигового регистра, последовательный выход которого является первым выходом группы выходов -генератора, информационный выход перво-.25 го генератора М-последовательности подключен к входу первого дешифратора, выход которого подключен через одновибратор к второму входу элемента И, выход которого подключен к уп- 30 равляющим входам первого и второго . генераторов М-последовательности, отличающийся тем, что, с целью расширения класса решаемых задач за счет способности генерирова- ния многозначных ортогональных кодовых последовательностей, в него введены реверсивный счетчик, два дешиф.ратора, два элемента И, сумматор по модулю два, К-1 коммутаторов и 40

К-1 сдвиговых регистров, причем третий вход начальной загрузки генератора подключен к входу данных реверсивного счетчика, выход которого через второй дешифратор подключен к группе управляющих входов Ккоммутаторов, выходы К-1 коммутаторов подключены к входам данных соответствующих К-1 сдвиговых регистров, последовательные выходы которых подключены к выходам с второго по К-й группы выходов генератора,::выход выделения ненулевых символов первого генератора М-последовательности подключен к входу третьего дешнфратора, выход которого подключен к первому входу второго элемента И и первому входу сумматора по модулю два, выход которого подключен к первому входу третьего элемента И и второму входу второго элемента И, выход кбторого подключен к входу прямого счета реверсивного счетчика, выход делителя частоты подключен к входам управЛения сдвигом К-1 сдвиговых регистров, второму входу сумматора по модулю два и второму входу третьего элемента И, выход которого подключен к входу обратного счета реверсивного счетчика, вход синхронизации генератора подключен к входам разрешения записи

К сдвиговых регистров, выход второго генератора М-последовательности подключен к первым информационным входам

К-1 коммутаторов, группа информаци- онных входов К коммутаторов подключена к выходам параллельной выдачи информации соответствующих К регистров сдвига.