Устройство для умножения
Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств для умножения чисел, представленных в десятичной системе счисления. Цель изобретения - сокращение количества оборудования, требуемого на реализацию устройства. Устройство содержит регистры 1 и 2 соответственного множимого и множителя, регистр 3 произведения, узлы 4 преобразования двоично-десятичного кода в двоичный, матрицу узлов 5 умножения, узлы 6 двоичного суммирования, узлы 7 преобразования двоичного кода в десятичный и десятичный сумматор 8. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (5p 4 G ОЬ F 7/52
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
М А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ
IlO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ П(НТ СССР (21) 4360879/24-24 (22) 06.01.88 (46) 15.10.89. Бюл. Р 38 (72) Ю.А.Баран и А.А,Шостак (53) 681.325(088.8) (56) Авторское свидетельство СССР
II» 1053104» кл, 6 ОЬ F 7/52, 1982.
Авторское свидетельство СССР
9 1035600, кл. G ОЬ F 7/52, 1981. (54) УСТРОЙСТВО ЦЛЯ У 1НОЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействую. 80 1515161 А 1
2 щнх устройств для умножения чисел, представленных в десятичной системе счисления. Цель изобретения - сокращение количества оборудования, требуемого на реализацию устройства.
Устройство содержит регистры 1 и 2 соответственно множимого и множителя, регистр 3 произведения, узлы 4 преобразования двоично-десятичного кода в двоичный, матрицу узлов 5 умножения, узлы б двоичного суммирования, узлы 7 преобразования двоичного кода в десятичный и десятичный сумматор 8.
1 ил.
1515161
Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств для умножения чисел, представленных в десятичной системе счисления. Оно также может быть эффективно использовано в качестве основы при разработке универсального устройства для умножения двоичных и десятичных чисел.
Цель изобретения — сокращение количества оборудования, требуемого на реализацию устройства.
На чертеже приведена структурная а схема устройства для случая, когда
= 3, где N — число десятичных
Ч разрядов сомножителя, q — число десятичных разрядов, объединяемых в груп- 20 пу для преобразования в двоичный код.
Устройство содержит N-разрядные регистры 1 и 2 соответственно множимого и множителя, 2N-разрядный регистр
3 произведения, узлы 4 преобразования 25 десятичного кода в двоичный, матрицу узлов 5 умножения, узлы 6 двоичного суммирования, узлы 7 преобразования двоичного кода в десятичный и десятичный сумматор 8. 30
Устройство работает следующим образом, В регистры 1 и 2 множимого и MHQ жителя одновременно или последовательно во времени загружаются десятичные
35 сомножители в двоично-десятичном коде (например, в коде 8421) . После этого в узлах 4 преобразования десятичного кода в двоичный группы разрядов сомножителей по q десятичных разрядов в каждой преобразуются в двоичный код, который далее поступает на входы соответств ующих узлов 5 умножения, на выходах которых образуются всевозможные произведения значений двоичных 45 кодов преобразованных групп множимого и множителя, Полученные произведения далее подаются на входы соответствующих узлов 6 двоичного суммирования с учетом весов их разрядов, в которых
50 осуществляется их быстрое двоичное суммирование. Получившиеся при этом на выходах узлов 6 суммирования двоичные результаты поступают на входы соответствующих узлов 7, где проиэво55 дится преобразование двоичного кода в десятичный. Первый и последний узлы
7 преобразуют двоичные значения ре,зультатов, полученных на выходах первого узла 5 первой строки матрицы и последнего узла 5 последней строки ( матрицы, в десятичный код соответственно. Десятичные числа с выходов узлов 7 преобразования двоичного кода в десятичный подаются на равновесные входы десятичного сумматора 8, а образованный на его выходе результат и
q младших разрядов первого узла 7 записываются в регистр 3 произведения с учетом весов их разрядов.
Фор мула изобретения
Устройство для умножения, содержащее регистры множимого, множителя и произведения, матрицу узлов умножения, узлы двоичного суммирования, узлы преобразования двоичного кода в десятичный и деся гичный сумматор, причем входы к-го узна двоичного суммирования (к=
=1,...,2 --- -3; N — число десятичных
Я разрядов сомножителя, q — число разрядов десятичных сомножителей, объединяемых в группу для преобразования в двоичный код принимает целочисленные
N значения в интервале ? q a
-1ч
)х(— целая часть числа больше либо равного х) соединены с выходами i x узлов умножения j-х строк матрицы (1=1,... ---; ) =-1,..., — —; 1+) =
= k+2), выходы первого узла умножения первой строки матрицы, узлов двоичного суммирования с первого по (2 1 — - -3)-й и )--- -го узла умножения
Ч (1
N à — - -й строки матрицы соединены с
Я I входами узлов преобразования двоичного кода в десятичный с первого по
1 Ii Г (2 — - -1)-й соответственно, выходы
q узлов преобразования двоичного кода в десятичный, за исключением выхода
q младших разрядов первого узла, соединены с равновесовыми входами десятичного сумматора, выход q младших разрядов первого узла преобразования двоичного кода в десятичный соединен с входами q младших разрядов регистра произведения, входы старших разрядов которого соединены с равновесовыми выходами десятичного сумматора, о т л и ч а ю щ е е с я тем, что, с целью сокращения количества оборудоваСоставитель 13. Варакин
Редактор М.Циткина Техред Л.Олийнык
Корректор . Верняк
Заказ 6277/46 Тираж 668 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5 о
Производственно-издательский комбинат "Патент", г.ужгорог, ул. Гагарина,101
5 1515
i N ния, в устройство введены 2) — — уэЧ лов преобразования десятичного кода в двоичный, причем первые входы узлов умножения каждой строки матрицы обье5 динены и соединены с соответствующими выходами первой половины узлов преобразования десятичного кода в двоичный, входы которых соединены с соответст161 6 вующими группами выходов регистра множителя, вторые входы узлов умножения каждого столбца матрицы объединены и соединены с соответствующими выходами второй половины узлов преобразования десятичного кода в двоичный, входы которых соединены с соответствующими группами выходов регистра множимого.


