Устройство для умножения

 

Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств для умножения двоичных и десятичных чисел. Цель изобретения - сокращение аппаратурных затрат. Устройство для умножения содержит регистры 1-3 сомножителей и результата, матричный умножитель 4, регистры 5-9, сумматоры 10-13 и корректирующие сумматоры 14-16. Цель достигается исключением из устройства четвертого корректирующего сумматора за счет изменения функции первого корректирующего сумматора 14. 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (su 4 С 06 F 7/52

1 (1 :

t !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4360546/24-24 (22) 06.01.88 (46) 15.08.89. Бюл. Ф 30 (72) Ю.А.Баран и А.А.Шостак (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Ф 1267408 ° кл. G 06 F 7/52, 1985.

Авторское свидетельство СССР

Ф 1322266, кл. С 06 F 7/52, 1985. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть исполь„,SU„, 1501046 А 1

2 зовано при разработке быстродействующих устройств для умножения двоичных и десятичных чисел, Цель изобретения — сокращение аппаратурных затрат.

Устройство для умножения содержит регистры 1-3 сомножителей и резулью тата, матричный умножитель 4, регистры 5-9, сумматоры 10-13 и корректирующие сумматоры 14-16. Цель достигается исключением из устройства четвертого корректирующего сумматора за счет изменения функции первого корректирующего сумматора 14. 4 ил.

3 150104

Изобретение относится к области вычислительной техники и может быть испопьэовано при разработке быстродействующих устройстB пля умножения двоичных и десяти- ных чисел.

Цепь изобретения - сокращение количества оборудования.

На фиг. 1 приведена стру ктурная схема устройства; на фиг. 2-4 — функ- 10 циональные схемы первого-третьего корректирующих сумматоров соответственно.

Устройство,цля умножения содержит (фиг.1) регистры первого 1 и второ- 15 го 2 сомножителей, регистр 3 результата, матричный умножитель 4, регистры 5-9, сумматоры 10-13, корректирующие сумматоры 14-16 и вход 17 режима работы устройства. 20

Тетрада корректирующего сумматора

14 (фиг. 2) содержит трехразрядный двоичный сумматор 18, элемент ИЛИ-НЕ

19, элемент ИЛИ 20 и элемент И 21.

Тетрады корректирующих сумматоров 25

15, 16 (фиг.З, 4) содержат трехразрядный двоичный сумматор 22 и элемент

И 23.

Регистры 1, 2 первого и второго сомножителей предназначены для хра- 30 нения значения соответственно множителя и множимого, причем регистр 1 сдвигающий.

В регистре 3 результата после завершения операции умножения форми- 35 руется старшая часть произведения.

В процессе же выполнения умножения в нем временно хранятся промежуточные результаты, а также с этого регистра в каждом такте. умножения в последо- 40 вательно-параллельном ходе выдается иэ устройства младшая часть произведения.

Матричный умножитель 4 выполняет умножение второго сомножителя, нахо- 45 дящегося в регистре 2, íà m деся-. тичных или на 4 m двоичных разрядов (m = 1,2,3,.....) первого сомножителя, находящегося в регистре 1, причем в зависимости от уровня потен- 50 циала на входе 17 режима работы устройства на выходе матричного умножителя 4 формируются любым из известных способов четыре слагаемые либо в двоично-десятичном коде (если на вхо55 де 17 режима работы высокий потенциал), либо в двоичном коде (если на. входе

17 режима работы устройства низкий потенциал). Матричный умножитель 4, как и в устройстве-прототипе, можно реапизовать на постоянной полупроводниковой памяти.

Регистры 5-9 являются синхронизируемыми и предназначены для организации конвейерного принципа умножения.

Они предназначены для временного хранения промежуточных результатов.

Синхровходы не показаны, Сумматоры 10-13 предназначены для суммирования промежуточных частичных произведений.

Корректирующие сумматоры 14-16 необходимы для внесения коррекции при работе устройства в режиме десятичного умножения

Корректирующий сумматор 14 работает следующим образом: если на двух его входах переноса присутствуют значения, равные нулю, то он осуществляет вычитание .значения "6" (вычитание "6" может быть заменено прибавлением двоичного кода "1010" с игнорированием возникающего при этом переноса), если на двух его входах переноса присутствуют значения, равные единице, то вводится избыток путем прибавления значения "+6", в остальных же случаях информация в корректоре не корректируется, т.е. передается через него транзитом.

Корректирующий сумматор 15 служит для введения избытка "6" в каждую тетраду. Он работает следующим образом: если на его входе переноса присутствует значение, равное единице, то разрешается добавление "+6" к тетраде; если на его входе переноса присутствует значение, равное нулю, то информация не корректируется.

Корректирующий сумматор 16 осу,ществляет вычитание "6" путем прибавления двоичного кода "1010". Он работае следующим образом: если на

его входе переноса присутствует значение, равное нулю„ то разрешается прибавление двоичного кода "10.10", если на его входе переноса присутствует значение, равное единице, то информация не корректируется и передается через корректор транзитом.

При умножении десятичных и двоичных чисел устройство работает следующим образом, причем на каждом такте обрабатывается восемь двоичных или две десятичных цифры первого сомножителя (множителя).

1 !0104

Режим десятичногA умножения.

При десятичном ум|го|кении на каждом такте работы устройства осуществ— ляется умножение двух десятичных

5 цифр первого сомножителя, хранящегося в регистре 1, на все цифры второго сомножителя, хранящегося в регистре 2. Так, в первом такте управляющий сигнал на входе 17 (значение которого для режима десятичного умножения равно единице) режима работы устройства разрешает формирование на выходах матричнг го умножителя 4 четырех слагаемых, представленных в двоично-десятичном коде (первое и второе слагаемые образуют первую группу выходов матричного умножителя 4, а третье и четвертое — вторую

Группу Выходов матричного умнОжителя 4), причем первое и третье слагаемые матричного умножителя 4 представлены в двоично-десятичном коде с избытком "+6", а второе и четвертое слагаемые матричного умножителя 4 представлены в естественном двоичнодесятичном коДе. Первый такт заканчивается записью этих слагаемых в регистры 5,6. На следующем такте эти же четыре слагаемых попарно суммируются на первом и втором сумматорах

10, 11, после чего результат первого сумматора 10 корректируется на первом корректирующем сумматоре 14 (код коррекции зависит от значений выхо35 дов переносов сумматоров 10,11) и заносится в третий регистр 7. Результат второго сумматора 11 заносится в четвертый регистр 8. На следующем третьем такте содержимое третьего регистра 7 и четвертого регистра 8 суммируется на третьем сумматоре 12, результат которого корректируется на втором корректирующем сумматоре 15 и заносится в пятый регистр 9 в двоично-45 !! г! десятичном коде с избытком + 6 . На четвертом такте содержимое пятого

I регистра 9 суммируется на четвертом сумматоре 13 с содержимым регистра 3 результата (на данном такте оно рав50 но нулю), сдвинутым на восемь разрядов вправо. Результат этого суммирования корректируется на четвертом корректирующем сумматоре 16 и заносится в регистр 3 результата в естественном двоично-десятичном коде. Все описанные ступени устройства работают одновременно (параллельно), т.е. умно6

5 жение вьггго гггяс тол пг !.!1|!АЙ йс р.г принципу.

К!глпгггля часть речу,:! тлтл у ««.:(>, ll ° псбайтнс: в клжл, тл| -i ьгг:г г:. г г реги:..трл 3 результата, -тлр .л» .!< часть результата Образу| г с! рс г,| тре 3 и считывается н плрллле гг.иг и к,:гг

Режим д воич ного у»ноже ии я .

Работа устройства при режи.-|е и|!с ичного умножения аналогична рабогс ус |рг!г ства при режиме десятичного умиожс |и|я.

Отличия состоят лишь в том! что упрл|ляющий сигнал на входе 17 режима рлботы устройства принимает значение, равное нулю, и настраивает корректирующие сумматоры 14-16 на пропуск через них информации транзито», также разрешает формирование нл выходах матричного умножителя четырех слагаемых, представленных в двоичном коде. Все же остальные узлы выполняют свои функции без изменения.

Формул а изобретения

Устройство для умножения, содержащее регистры первого и второго сомножителей, регистр результата, матричный умножитель, пять регистров, четыре сумматора и три корректирующих сумматора, причем выходы регистров первого и второго сомножителей соединены соответственно с входами первого и второго сомножителей матричного умножителя, выходы первой и второй групп которого соединены соответственно через первый и второй регистры с информационными входами первого и второго сумматоров, выходы суммы и переноса первого сумматора соединены соответственно с информационным входом и первым входом переноса первого корректирующего сумматора, выход которого соединен через третий регистр с первым информационным входом третьего сумматора, второй информационный вход которого соединен с выходом четвертого регистра, выходы суммы и переноса третьего сумматора соединены соответственно с информационным входом и входом переноса второго корректирующего сумматора, выход которого через пятый регистр соединен с первым информационным входом четвертого сумматора, выходы суммы и переноса которого соединены соответственно с информационным входом и входом переноса третьего корректирующего сумматора, выход которО1 о

1501046

Составитель Е.Мурзина

Техред Л.Олийнык Корректор О. Ципле

Редактор О,Спесивых

Заказ 4868/44 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР . 113035, Москва, Ж-35, Раушская каб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарин

ФТ l1

Г а 101 соединен с информационным входом регистра результата, выход которого соединен с вторым. информационным входом четвертого сумматора, входы разрешения коррекции первого, второго и третьего корректирующих сумматоров соединены с входом задания режима умножения матричного умножителя и входом режима работы устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения количества оборудования, выход переноса второго сумматора соединен с вторым входом переноса первого корректирующего сумматора, а выход суммы — с информационным входом четвертого регистра.