Устройство ввода разовых команд
Предлагаемая полезная модель относится к измерительной технике и может быть использована в цифровых системах управления. Устройство ввода разовых команд содержит N резисторных пар (1) (2) по два последовательно соединенных резистора в каждой. При этом точки соединения резисторов между собой в каждой паре являются входами устройства ввода разовых команд, вторые выводы первых резисторов в каждой паре подключены ко входу питания. Кроме того, оно содержит узел ввода данных (5), выход которого является выходом устройства ввода разовых команд. Для достижения возможности контроля устройства ввода разовых команд в микроконтроллер в устройство ввода разовых команд введено N логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ (3) (4), причем вторые выводы вторых резисторов резисторных пар подключены к первым входам логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых подключены к узлу вывода данных (5). Вторые входы логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ (3) (4) подключены к входу сигнала контроля, являющимся N+1 входом устройства ввода разовых команд. Адресный вход узла ввода данных является N+2 входом устройства ввода разовых команд, а вход сигнала чтения узла ввода данных является N+3 входом устройства ввода разовых команд.
Предлагаемая полезная модель относится к измерительной технике и может быть использована в цифровых системах управления.
Известны каналы ввода разовых команд (См. книгу: Сташин В.В., Урусов А.В., Мологонцева О.Ф., Проектирование цифровых устройств на однокристальных микроконтроллерах - М.: Энергоатомиздат, 1990, стр.135, рис.6.6.), содержащие резистор и логический повторитель, при этом резистор подключен к входу канала дискретного ввода и ко входу повторителя, выход которого подключен ко входу микроконтроллера, а второй вывод резистора соединен с шиной питания устройства.
Наиболее близким техническим решением к предлагаемому является канал ввода разовых команд (См. журнал: Устройства сбора данных и управления, ЗАО «Индустриальные
компьютерные системы», 2004 г., стр.47, модуль 8051.), содержащий N резисторных пар по два последовательно соединенных резистора в каждой, N логических повторителей и узел ввода данных. При этом точки соединения резисторов между собой в каждой паре являются входами канала ввода разовых команд, вторые выводы первых резисторов в каждой паре подключены ко входу питания. Вторые выводы вторых резисторов в паре подключены к входам логических повторителей, выходы которых подключены к входам узла ввода данных, выход которого является выходом канала ввода разовых команд в микроконтроллер.
Недостатком устройств является отсутствие контроля канала ввода разовых команд в микроконтроллер.
Техническим результатом предлагаемой полезной модели является достижение возможности контроля устройства ввода разовых команд в микроконтроллер.
Сущность полезной модели состоит в том, что устройство ввода разовых команд содержит N резисторных пар по два последовательно соединенных резистора в каждой. При этом точки соединения резисторов между собой в каждой паре являются входами устройства ввода разовых команд, вторые выводы первых резисторов в каждой паре подключены ко входу питания. Кроме того, оно содержит узел ввода данных, выход которого является выходом устройства ввода разовых команд.
Новым в предлагаемой полезной модели является введение N логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вторые выводы вторых резисторов резисторных пар подключены к первым входам логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых подключены к узлу вывода данных. Вторые входы логических
схем ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к входу сигнала контроля, являющимся N+1 входом устройства ввода разовых команд.
Адресный вход узла ввода данных является N+2 входом устройства ввода разовых команд, а вход сигнала чтения узла ввода данных является N+3 входом устройства ввода разовых команд.
При наличии на входе сигнала контроля нулевого уровня логические схемы ИСКЛЮЧАЮЩЕЕ ИЛИ пропускают разовые команды на узел ввода данных без инвертирования, а при наличии на входе сигнала контроля единичного уровня - с инвертированием. Получив прямые и инверсные данные можно судить об исправности всего тракта ввода, и следовательно обеспечивается контроль канала ввода разовых команд в микроконтроллер.
На Фиг.1 представлена схема устройства ввода разовых команд.
Устройство ввода разовых команд содержит N резисторных пар 1 и 2, N логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4 и узел ввода данных 5. Точки соединения резисторов между собой в каждой паре являются входами устройства ввода разовых команд, вторые выводы первых резисторов в каждой паре подключены ко входу питания, вторые выводы вторых резисторов резисторных пар 1 и 2 подключены к первым входам логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4, выходы которых подключены к узлу ввода данных 5,выход которого является выходом устройства ввода разовых команд, к узлу ввода данных 5 также подключены адресный вход и вход (сигнала чтения, а вторые входы логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4 подключены к входу сигнала контроля.
Устройство ввода разовых команд функционирует следующим образом.
На N входов поступают разовые команды (РК) с уровнями, например, «корпус-обрыв» (хотя защитные резисторы R2-1, R2-N в резисторных парах 1 и 2 позволяют использовать в качестве уровней РК напряжения до +30 В). Эти уровни за счет наличия в резисторных парах 1 и 2 резисторов R1-1, R1-N подгрузки на вход питания преобразуются в напряжения логических уровней 0 и 1 и поступают на первые входы логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4. Если на вторые входы последних с входа сигнала контроля подан уровень логического нуля (рабочий режим), то логические схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4 передают на входы данных узла ввода данных 5 не инвертированные РК, которые затем могут быть выданы через выход данных в микроконтроллер при наличии соответствующего адреса на адресном входе и сигнала чтения на входе сигнала чтения.
В режиме контроля на вход сигнала контроля выдается уровень логической единицы и РК будут инвертироваться логическими схемами ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4 и в инвертированном виде будут выданы на выход данных.
Сравнение прямых и инверсных данных позволяет судить об исправности всего тракта ввода, и таким образом обеспечивается контроль устройства ввода разовых команд в микроконтроллер.
Устройство ввода разовых команд, содержащий N резисторных пар по два последовательно соединенных резистора в каждой, при этом точки соединения резисторов между собой в каждой паре являются входами устройства ввода разовых команд, вторые выводы первых резисторов в каждой паре подключены ко входу питания, узел ввода данных, выход которого является выходом устройства ввода разовых команд, отличающееся тем, что введены N логических схем Исключающее ИЛИ, причем вторые выводы вторых резисторов резисторных пар подключены к первым входам логических схем Исключающее ИЛИ, выходы которых подключены к узлу ввода данных, вторые входы логических схем Исключающее ИЛИ подключены к входу сигнала контроля устройства ввода разовых команд, являющимся N+1 входом устройства ввода разовых команд, причем адресный вход узла ввода данных является N+2 входом устройства ввода разовых команд, а вход сигнала чтения узла ввода данных является N+3 входом устройства ввода разовых команд.
