Вычислительное устройство

Авторы патента:

G06F7 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

Полезная модель относится к вычислительной технике и может быть использована в вычислительных устройствах различного назначения. Технический результат от использования полезной модели заключается в обеспечении возможности удаленного изменения (корректировки) его функционального назначения (логической функции). Сущность полезной модели заключается в том, что в вычислительное устройство, содержащее процессорный модуль, системную интерфейсную магистраль адреса, системную интерфейсную магистраль данных, системную интерфейсную магистраль управления и N периферийных модулей, дополнительно введено устройство загрузки, а каждый периферийный модуль включает в своем составе программируемую логическую интегральную схему.

Полезная модель относится к вычислительной технике и может быть использована в вычислительных устройствах различного назначения.

Известно вычислительное устройство, описанное в работе [1], содержащее микропроцессор (процессорный модуль), шину адреса (системную интерфейсную магистраль адреса), шину данных (системную интерфейсную магистраль данных), шину управления (системную интерфейсную магистраль управления), оперативное запоминающее устройство, постоянное запоминающее устройство и контроллер связи с внешними устройствами, объединенные соответствующими связями.

Известен вычислительный модуль по свидетельству РФ на полезную модель [2]. Вычислительный модуль [2], содержит внутренние системные магистрали адреса, данных и управления, а также центральный процессор, оперативное запоминающее устройство, постоянное запоминающее устройство и контроллер связи с внешними устройствами. Вычислительный модуль дополнительно содержит элемент ИЛИ, коммутирующий элемент и внешний соединитель.

Известен вычислительный модуль по свидетельству РФ на полезную модель [3]. Этот вычислительный модуль содержит центральный процессор (процессорный модуль), системную интерфейсную магистраль адреса, системную интерфейсную магистраль данных, системную интерфейсную магистраль управления и N периферийных модулей, выполненных, в частности, в виде постоянного запоминающего устройства, оперативного запоминающего устройства и других устройств. Вычислительный модуль содержит также блок элементов Исключающее ИЛИ и вход выбора стартового адреса.

Недостатком вычислительного модуля [3] является невозможность использования в вычислительном устройстве нескольких периферийных модулей, имеющих один и тот же базовый (свой) адрес.

Известно также вычислительное устройство, раскрытое в описании изобретения [4], являющееся по технической сущности наиболее близким к предлагаемому устройству.

Это вычислительное устройство содержит процессорный модуль, системную интерфейсную магистраль адреса, системную интерфейсную магистраль данных, системную интерфейсную магистраль управления и N периферийных модулей, каждый из N периферийных модулей дополнительно содержит блок управления, регистр, блок сравнения и дешифратор сигнала записи, при этом входы адреса каждого из N периферийных модулей соединены посредством системной интерфейсной магистрали адреса с выходами адреса процессорного модуля, входы-выходы данных каждого из N периферийных модулей соединены посредством системной интерфейсной магистрали данных с входами-выходами данных процессорного модуля, входы-выходы управления каждого из N периферийных модулей соединены посредством системной интерфейсной магистрали управления с входами-выходами управления процессорного модуля.

Недостатком вычислительного устройства-прототипа является невозможность удаленного изменения (корректировки) его функционального назначения (логической функции).

Задачей, на решение которой направлена полезная модель, заключается в обеспечении возможности удаленного изменения (корректировки) его функционального назначения (логической функции).

В результате использования полезной модели достигается технический результат, который заключается в обеспечении возможности удаленного изменения (корректировки) его функционального назначения (логической функции).

Сущность предлагаемой полезной модели заключается в том, что в вычислительное устройство, содержащее процессорный модуль, системную интерфейсную магистраль адреса, системную интерфейсную магистраль данных, системную интерфейсную магистраль управления и N периферийных модулей, при этом входы адреса каждого из N периферийных модулей соединены посредством системной интерфейсной магистрали адреса с выходами адреса процессорного модуля, входы-выходы данных каждого из N периферийных модулей соединены посредством системной интерфейсной магистрали данных с входами-выходами данных процессорного модуля, входы-выходы управления каждого из N периферийных модулей соединены посредством системной интерфейсной магистрали управления с входами-выходами управления процессорного модуля,

дополнительно введено устройство загрузки, а каждый периферийный модуль включает в своем составе программируемую логическую интегральную схему (ПЛИС),

при этом в каждом периферийном модуле:

входы адреса ПЛИС соединены с системной интерфейсной магистралью адреса,

входы-выходы данных ПЛИС соединены с системной магистралью данных,

входы-выходы управления ПЛИС соединены с системной интерфейсной магистралью управления,

ПЛИС в каждом периферийном модуле имеет вход сигнала данных (вход TDI), вход сигнала синхронизации (вход TCK), вход сигнала управления (вход TMS), соединенные с соответствующими входами этого периферийного модуля, и выход сигнала данных (выход TDO), соединенный с выходом сигнала данных этого периферийного модуля,

выход сигнала данных (выход TDO) устройства загрузки соединен с входом сигнала данных (входом TDI₁ ) первого периферийного модуля,

выход сигнала данных (выход ТDО₁) первого периферийного модуля, соединен с входом сигнала данных (входом TDI₂) второго периферийного модуля,

выход сигнала данных (выход TDO) каждого периферийного модуля, начиная со второго, соединен с входом сигнала данных (входом TDI) последующего периферийного модуля,

выход сигнала данных N-го периферийного модуля соединен с входом сигнала данных (входом TDI) устройства загрузки,

выход сигнала синхронизации (выход TCK) устройства загрузки соединен с входами сигнала синхронизации (входами TCK) всех N периферийных модулей,

выход сигнала управления (выход TMS) устройства загрузки соединен с входами сигнала управления (входами TMS) всех N периферийных модулей,

интерфейсный выход устройства загрузки соединен с интерфейсным выходом вычислительного устройства.

Кроме этого в предлагаемом вычислительном устройстве:

устройство загрузки может быть совмещено с одним из периферийных модулей;

процессорный модуль может быть совмещен с любым из периферийных модулей;

любой из периферийных модулей может содержать несколько дополнительных ПЛИС;

загрузочное постоянное запоминающее устройство и собственно логическая матрица могут входить в состав ПЛИС.

Сущность предлагаемой полезной модели поясняется чертежом, на котором обозначены:

1 - процессорный модуль;

2 - системная интерфейсная магистраль адреса;

3 - системная интерфейсная магистраль данных;

4 - системная интерфейсная магистраль управления;

5₁ - первый периферийный модуль;

5_N - N-й периферийный модуль;

6 - устройство загрузки;

7_N - программируемая логическая интегральная схема N-го периферийного модуля;

TDO (Test Data Out) - выходной сигнал данных;

TCK (Test Clock) - сигнал синхронизации;

TMS (Test Mode Select) - сигнал управления;

TDI (Test Data In) - входной сигнал данных;

TDI₁ - входной сигнал данных первого периферийного модуля;

TDO₁ - выходной сигнал данных первого периферийного модуля;

TDI_N - входной сигнал данных N-го периферийного модуля;

TDON - выходной сигнал данных N-го периферийного модуля.

Предлагаемое вычислительное устройство содержит процессорный модуль 1, системную интерфейсную магистраль 2 адреса, системную интерфейсную магистраль 3 данных, системную интерфейсную магистраль 4 управления, N периферийных модулей 5₁5_N и устройство 6 загрузки.

Устройство 6 загрузки представляет из себя мост (преобразователь) команд и данных, поступающих из внешнего (межприборного) интерфейса, в последовательность сигналов программирующего интерфейса JTAG на выходах TDO, TCK и TMS, которая обеспечивает выбор периферийного модуля и передачу массива данных для программирования встроенной в модуль ПЛИС. Устройство 6 загрузки может быть выполнено на основе микросхемы контроллера или отдельной ПЛИС.

Входы адреса (А) каждого из N периферийных модулей 5₁5_N соединены посредством системной интерфейсной магистрали 2 адреса с выходами адреса (А) процессорного модуля 1, входы-выходы данных (Д) каждого из N периферийных модулей 5₁5_N соединены посредством системной интерфейсной магистрали 3 данных с входами-выходами данных (Д) процессорного модуля 1, входы-выходы управления (У) каждого из N периферийных модулей 5₁5_N соединены посредством системной интерфейсной магистрали 4 управления с входами-выходами управления (У) процессорного модуля 1.

Функциональная часть периферийных модулей 5₁5_N в зависимости от назначения модулей может представлять собой, например, оперативное запоминающее устройство, постоянное запоминающее устройство, устройство преобразования информации (например, цифро-аналоговый или аналого-цифровой преобразователь), устройство ввода-вывода, интерфейсное устройство или другое подобное устройство.

Каждый периферийный модуль 5₁5_N имеет в своем составе программируемую логическую интегральную схему (ПЛИС) 7, в частности, в периферийном модуле 5_N ПЛИС 7_N. В других интерфейсных модулях 5 ПЛИС 7 на чертеже условно не показаны.

ПЛИС 7 в каждом периферийном модуле имеет вход сигнала данных (вход TDI), вход сигнала синхронизации (вход TCK), вход сигнала управления (вход TMS), соединенные с соответствующими входами этого периферийного модуля, и выход сигнала данных (выход TDO), соединенный с выходом сигнала данных этого периферийного модуля.

Выход сигнала данных (выход TDO) устройства загрузки соединен с входом сигнала данных (входом TDI₁) первого периферийного модуля 5₁.

Выход сигнала данных (выход TDO₁) первого периферийного модуля 5₁, соединен с входом сигнала данных (входом TDI₂) второго периферийного модуля 5₂, (на чертеже не показан).

Выход сигнала данных (выход TDO) каждого периферийного модуля, начиная со второго, соединен с входом сигнала данных (входом TDI) последующего периферийного модуля (на чертеже условно показаны точками).

Выход сигнала данных N-го периферийного модуля 5_N соединен с входом сигнала данных (входом TDI) устройства 6 загрузки.

Выход сигнала синхронизации (выход TCK) устройства 6 загрузки соединен с входами сигнала синхронизации (входами TCK) всех N периферийных модулей 5₁5_N.

Выход сигнала управления (выход TMS) устройства 6 загрузки соединен с входами сигнала управления (входами TMS) всех N периферийных модулей 5₁5_N.

Интерфейсный выход устройства 6 загрузки соединен с интерфейсным выходом вычислительного устройства.

Кроме этого в предлагаемом вычислительном устройстве:

устройство 6 загрузки может быть совмещено с одним из периферийных модулей 5₁5_N;

процессорный модуль 1 может быть совмещен с любым периферийным модулем 5_N;

любой из периферийных модулей 5₁5_N может содержать несколько дополнительных ПЛИС;

состав ПЛИС 7 могут входить загрузочное постоянное запоминающее устройство и собственно логическая матрица.

Предлагаемое вычислительное устройство работает следующим образом.

Программирование большинства типов ПЛИС осуществляется по JTAG-интерфейсу, в котором программирующее (активное) устройство формирует необходимую последовательность сигналов на выходах TDO (выходе сигнала данных), TMS (выходе сигнала управления) и TCK (выходе сигнала синхронизации). Выход сигнала данных (выход TDO) устройства загрузки соединен с входом сигнала данных (входом TDI₁) первого периферийного модуля 5₁. Выход сигнала данных (выход TDO₁ ) первого периферийного модуля 5₁, соединен с входом сигнала данных (входом TDI₂) второго периферийного модуля 5₂. Выход сигнала данных (выход TDO) каждого периферийного модуля 5, начиная со второго, соединен с входом сигнала данных (входом TDI) последующего периферийного модуля. Выход сигнала данных N-го периферийного модуля 5_N соединен с входом сигнала данных (входом TDI) устройства 6 загрузки, образуя таким образом замкнутую цепочку по передаче последовательных данных.

Выход сигнала синхронизации (выход TCK) устройства 6 загрузки соединен с входами сигнала синхронизации (входами TCK) всех N периферийных модулей 5₁5_N, а выход сигнала управления (выход TMS) устройства 6 загрузки соединен с входами сигнала управления (входами TMS) всех N периферийных модулей 5₁5_N.

Протокол интерфейса JTAG составлен таким образом, что, формируя необходимую последовательность сигналов на своих выходах, оно может адресовать любую из ПЛИС 7₁7_N в цепи, выработать для нее необходимую команду управления (например, «программирование») и передать ей необходимые данные для осуществления данной команды.

При возникновении необходимости корректировки функции тех или иных ПЛИС 7₁7_N (изменение требований, расширение функций, обнаружения ошибок функций на этапах эксплуатации вычислительных систем и комплексов, в которые входят данные вычислительные устройства) затраты на демонтаж устройства часто очень велики и могут даже превышать стоимость собственно изделия; иногда такой монтаж технически невозможен. Реализация рассматриваемой полезной модели позволяет провести модернизацию той или иной функции ПЛИС 7₁7_N без демонтажа системы или комплекса, с использованием стандартных межприборных и/или межсистемных интерфейсов. По стандартному межприборному интерфейсу, к которому подсоединено устройство загрузки, производится в соответствии с протоколами данного интерфейса инициализация устройства 6 загрузки, загрузка соответствующего файла конфигурации ПЛИС 7₁7_N и запуск соответствующей цепочки последовательного исполнения команд JTAG-интерфейса, обеспечивающей загрузку логической функции в выбранную ПЛИС 7₁7_N, обеспечивая возможность изменения функции ПЛИС и работы конкретного периферийного модуля непосредственно на этапе эксплуатации системы или комплекса.

Таким образом, в результате использования полезной модели достигается технический результат, который заключается в обеспечении возможности удаленного изменения (корректировки) его функционального назначения (логической функции).

Представленные чертежи и описание вычислительного устройства позволяют, используя существующую элементную базу, изготовить его промышленным способом и использовать в вычислительных устройствах различного назначения, что характеризует предлагаемую полезную модель как промышленно применимую.

Источники информации.

1. Каган Б.М. Сташин В.В. Основы проектирования микропроцессорных устройств автоматики. - М: Энергоатомиздат, 1987, - с. 11.

2. Свидетельство РФ 13511 на полезную модель, МПК G06F 7/00, опубл. 20.04.2000 г.

3. Свидетельство РФ 13105 на полезную модель, МПК G06F 7/00, опубл. 20.03.2000 г.

4. Патент РФ 2179332 на изобретение, МПК G06F G06F 12/06, G06F 15/177, опубл. 10.02.2002 (прототип).

1. Вычислительное устройство, содержащее процессорный модуль, системную интерфейсную магистраль адреса, системную интерфейсную магистраль данных, системную интерфейсную магистраль управления и N периферийных модулей, при этом входы адреса каждого из N периферийных модулей соединены посредством системной интерфейсной магистрали адреса с выходами адреса процессорного модуля, входы-выходы данных каждого из N периферийных модулей соединены посредством системной интерфейсной магистрали данных с входами-выходами данных процессорного модуля, входы-выходы управления каждого из N периферийных модулей соединены посредством системной интерфейсной магистрали управления с входами-выходами управления процессорного модуля, отличающееся тем, что в вычислительное устройство дополнительно введено устройство загрузки, а каждый периферийный модуль имеет в своём составе программируемую логическую интегральную схему (ПЛИС), при этом в каждом периферийном модуле входы адреса ПЛИС соединены с системной интерфейсной магистралью адреса, входы-выходы данных ПЛИС соединены с системной магистралью данных, входы-выходы управления ПЛИС соединены с системной интерфейсной магистралью управления, ПЛИС в каждом периферийном модуле имеет вход сигнала данных (вход TDI), вход сигнала синхронизации (вход ТСК), вход сигнала управления (вход TMS), соединённые с соответствующими входами этого периферийного модуля, и выход сигнала данных (выход TDO), соединённый с выходом сигнала данных этого периферийного модуля, выход сигнала данных (выход TDO) устройства загрузки соединён с входом сигнала данных (входом TDI₁) первого периферийного модуля, выход сигнала данных (выход TDO₁ ) первого периферийного модуля соединён с входом сигнала данных (входом TDI₂) второго периферийного модуля, выход сигнала данных (выход TDO) каждого периферийного модуля, начиная со второго, соединён с входом сигнала данных (входом TDI) последующего периферийного модуля, выход сигнала данных N-ro периферийного модуля соединён с входом сигнала данных (входом TDI) устройства загрузки, выход сигнала синхронизации (выход ТСК) устройства загрузки соединён с входами сигнала синхронизации (входами ТСК) всех N периферийных модулей, выход сигнала управления (выход TMS) устройства загрузки соединён с входами сигнала управления (входами TMS) всех N периферийных модулей, интерфейсный выход устройства загрузки соединён с интерфейсным выходом вычислительного устройства.

2. Вычислительное устройство по п. 1, отличающееся тем, что устройство загрузки совмещено с одним из периферийных модулей.

3. Вычислительное устройство по п. 1, отличающееся тем, что процессорный модуль совмещен с любым периферийным модулем.

4. Вычислительное устройство по п. 1, отличающееся тем, что любой из периферийных модулей может содержать несколько дополнительных ПЛИС.

5. Вычислительное устройство по п. 1, отличающееся тем, что загрузочное постоянное запоминающее устройство и собственно логическая матрица могут входить в состав ПЛИС.