1. Устройство для деления, содержащее регистр делителя, блок памяти, умножитель, вычитающий счетчик, счетчик циклов, регистр частного, сумматор-вычислитель и блок управления, причем вход запуска и тактовый вход блока управления подключены соответственно к входу запуска и тактовому входу устройства, i-е разряды выхода регистра остатки и j-е разряды выхода регистра делителя соединены с группой адресных входов блока памяти (1<i<p+2; I<J<p+1, где 2<p<n-3 для n>5, n - разрядность операндов), разряды информационного выхода блока памяти, кроме старшего, соединены с группой информационных входов вычитающего счетчика, информационный выход которого соединен с информационным входом регистра частотного, выход регистра делителя соединен с входом первого операнда умножителя, выход регистра остатка соединен с входом первого операнда сумматора-вычитателя, выход результата которого соединен с информационным входом регистра остатка, первый выход блока управления соединен с установочным входом счетчика циклов, выход переполнения которого соединен с входом разрешения записи вычитающего счетчика, третий и четвертый выходы блока управления соединены соответственно с входами задания режимов вычитания и сложения сумматора-вычитателя, в устройство дополнительно введены коммутатор, элемент ИЛИ-НЕ и элемент И, причем информационный выход блока памяти соединен с входом второго операнда умножителя, выходы регистра делителя и умножителя соединены соответственно с первым и вторым информационными входами коммутатора, выход которого соединен с входом второго операнда сумматора-вычитателя, знаковый выход которого соединен с входом задания коррекции частного блока управления, второй выход которого соединен со счетным входом счетчика циклов, первым входом элемента И, входом разрешения сдвига регистра частного, тактовым входом умножителя и входом разрешения сдвига регистра остатка, третий выход блока управления соединен с вычитающим входом вычитающего счетчика, третий и четвертый выходы блока управления соединены с группой управляющих входов коммутатора, разряды информационного выхода блока памяти, кроме старшего, соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен со вторым входом элемента И, выход которого соединен с блоком эмиттерного повторителя, к которому подключен потребитель информации.
2. Устройство по п.1, отличающееся тем, что к блоку эмиттерного повторителя подключено несколько потребителей информации.
