Устройство испытаний унифицированных высоколинейных приемопередающих радиоэлектронных модулей
Полезная модель относится к радионавигации, а именно к устройству для испытаний унифицированных высоколинейных приемо-передающих радиоэлектронных модулей. Техническая задача, на решение которой направлена заявляемая полезная модель, - это создание устройства испытаний унифицированных высоколинейных приемо-передающих радиоэлектронных модулей, позволяющего генерировать сигналы без использования управляющих пакетов, а также изменять параметры генерируемых сигналов в зависимости от испытываемого модуля. Технический результат достигается тем, что в заявляемом устройстве испытаний унифицированных высоколинейных приемо-передающих радиоэлектронных модулей третий вход блока платы персонального компьютера является четвертым входом устройства - входом сигнала обратной связи от испытываемого унифицированного высоколинейного приемо-передающего радиоэлектронного модуля, введен элемент флэш-памяти, выход которого по шине пять через разъем JTAG соединен с третьим входом программируемой логической интегральной схемы, программируемая логическая интегральная схема, микроконтроллер, кварцевый генератор, умножитель частоты, квадратурный модулятор и элемент флэш-памяти объединены в блок формирования сигнала, при этом вторые вход и выход микроконтроллера по шине четыре соединены с третьим выходом и пятым входом единой материнской платы через первые выход и вход блока формирования сигнала, вход умножителя частоты соединен с четвертым выходом единой материнской платы через второй вход блока формирования сигнала, вход элемента флэш-памяти через третий вход блока формирования сигнала соединен с пятым выходом единой материнской платы, выход квадратурного модулятора соединен со вторым входом блока перемножения через второй выход блока формирования сигнала. 1 п.ф., 2 ил.
Полезная модель относится к радионавигации, а именно к устройству для испытаний унифицированных высоколинейных приемо-передающих радиоэлектронных модулей.
Известен симулятор сигналов GPS по патенту США 
5,093,800 «Global positioning system sallite signal simulator», Int. C1. G01S 1/00 (2006.01), опубликованный 03.03.1992 г., который функционально позволяет имитировать работу одного из модулей GPS. Недостатком этого устройства является невозможность имитировать работу всей навигационной системы, а также невозможность имитировать другие системы, например, ГЛОНАСС.
Известно техническое решение, описанное в патенте Российской Федерации на полезную модель 2094915 «Имитатор источников радиосигналов», МПК G01S 1/00, опубликованное 27.10.1997 г., содержащее блок питания, плату персонального компьютера, блок управления и источники радиосигналов. Недостатком известного технического решения является громоздкость за счет использования электромеханических управляемых реактивных двигателей и ограниченность использования из-за узкого радиодиапазона излучаемых радиоволн.
Наиболее близким техническим решением - прототипом заявляемой полезной модели, является устройство по патенту Российской Федерации на полезную модель 117644 «Имитатор навигационных и межспутниковых радиосигналов», МПК G01S 7/40 (2006.01), опубликованное 27.06.2012 г., которое применимо для проверки и настройки бортовых приемников спутников, и наземной аппаратуры потребителя.
Решение применимо для проверки и настройки бортовых приемников спутников, и наземной аппаратуры потребителя.
Устройство-прототип 1, структурная схема которого выполнена на фиг.1 содержит:
блок питания 2,
блок платы персонального компьютера (ПК) 3, вход которого является входом устройства 1,
блок перемножения сигнала 5, выход которого является выходом устройства 1,
единую материнскую плату 6, и,
по меньшей мере, один блок навигационного модуля 4, состоящий из программируемой логической интегральной схемы (ПЛИС) 8, в состав которой входят формирователь сигналов на низкой частоте 9, синтезатор тактовой частоты 10, выход которого соединен с входом формирователя сигналов на низкой частоте 9, а вход/выход является входом/выходом ПЛИС 8,
квадратурного модулятора 14, первый и второй входы которого соединены соответственно с первым и вторым выходами формирователя сигналов на низкой частоте 9,
выход квадратурного модулятора 14 является выходом блока навигационного модуля 4,
умножителя частоты 13, первый выход которого соединен с входом синтезатора тактовой частоты 10, второй выход соединен с третьим входом квадратурного модулятора 14,
на вход умножителя частоты 13 поступает высокостабильная внешняя частота с выхода единой материнской платы 6,
микроконтроллера 11, первый вход/выход которого является входом/выходом блока навигационного модуля 4, второй вход/выход микроконтроллера 11 соединен по шине четыре с входом/выходом ПЛИС 8,
кварцевого генератора 12, выход которого соединен с входом микроконтроллера 11,
указанные блоки выполнены в виде модулей,
причем блок платы ПК 3 подключен к единой материнской плате 6 посредством шины один, выход блока платы ПК 3 подключен к монитору 7,
блок управления и перемножения сигнала 5 подключен к единой материнской плате 6 посредством шины два, причем блок управления и перемножения сигнала 5 соединен с платой персонального компьютера через единую материнскую плату 6,
вход/выход блока навигационного модуля 4 подключен к единой материнской плате 6 посредством шины три, причем блок платы ПК 3 соединен с микроконтроллером 11 через единую материнскую плату 6, первый вход/выход микроконтроллера 11 является входом/выходом блока навигационного модуля 4,
выход блока навигационного модуля 4 соединен со входом блока управления и перемножения сигнала 5,
первый вход единой материнской платы 6 соединен с выходом блока питания 2,
на второй вход единой материнской платы 6 подается внешний опорный сигнал,
блок навигационного модуля 4 представляет собой навигационный модуль системы ГЛОНАСС или GPS или Galileo.
Работает устройство-прототип следующим образом.
Структура ПЛИС 8 программируется с помощью внешнего персонального компьютера и представляет собой принципиальную схему формирователя М-последовательностей конкретного типа сигналов (GPS, ГЛОНАСС и т.д.) 9, с синтезатором тактовой частоты 10.
Орты I и Q M-последовательностей с первого и второго выхода формирователя сигналов 9 на низкой частоте подаются на первый и второй входы квадратурного модулятора 14 соответственно, который формирует выходной радиосигнал конкретного типа и является выходом навигационного модуля 4. Частота дискретизации модулятора и есть несущая частота данного радиосигнала, подается на третий вход квадратурного модулятора 14 со второго выхода умножителя частоты 13. Она формируется путем умножения высокостабильной внешней опорной частоты Fопорн., подаваемой на вход умножителя частоты, микросхемой умножителя частоты 13 на коэффициент соответствующий типу радиосигнала. Внешнюю опорную частоту (F опорн.) и синхронизирующий сигнал прибора, поступающий на узел синтезатор тактовой частоты 10, необходимо подать на вход прибора ИНМРС от высокостабильного задающего генератора (на фиг.1 не показан). На плату навигационного модуля эти сигналы поступают с материнской платы 6.
Цифровое управление платой, задание режимов работы узлам блока 4, и обмен данными между ПЛИС 8 и платой ПК 3 выполняет микросхема микроконтроллера 11 через ее вход/выход с входом/выходом ПЛИС 8. Обмен с платой ПК осуществляется по интерфейсу USB (первый вход микроконтроллера 11). Питание микроконтроллера осуществляется через второй вход микроконтроллера 11, на третий вход микроконтроллера поступает сигнал внутренней частоты с кварцевого генератора 12, задающий режим работы микроконтроллера 11.
Устройство ИНМС управляется с помощью мыши и клавиатуры компьютера (на фиг.1 не показаны), подключенных к разъемам USB платы персонального компьютера, или удаленно по интерфейсу Ethernet (разъем LAN платы персонального компьютера). Информация отображается на мониторе 7 или консоли, подключенной к разъему VGA.
Выходной суммарный сигнал устройства формируется на выходе блока управления и перемножения 5 на передней панели ИНМСР, промежуточные (навигационные радиосигналы каждого модуля 4) выводятся на заднюю панель устройства. На задней панели ИНМСР находятся разъемы USB, VGA и LAN для подключения устройств управления и отображения.
Устройство работает следующим образом. С жесткого диска персонального компьютера, при включении питания, загружается операционная система платы персонального компьютера 3 и запускается «Программа управления ИНМСР».
Программа посредством платы 3 посылает управляющие пакеты навигационным модулям 4 по интерфейсу USB (RS-485) через единую материнскую плату 6, также от высокостабильного задающего генератора поступает на вход материнской платы опорная внешняя частота, и считывает данные с плат навигационных модулей 4. Микроконтроллеры плат навигационных модулей 11 получают управляющие пакеты режимов, пакет типа выходного сигнала и команду разрешения формирования выходного сигнала, а так же пакет запроса телеметрии модуля. Навигационные модули 4, получившие команду разрешения выходного сигнала, выдают высокочастотный сигнал своего диапазона (например, ГЛОНАСС L1 с частотным разделением) блоку управления и перемножения сигналов 5. Амплитуда и подстройка частот выходного сигнала управляется «Программой управления ИНМСР» посредством связи: плата ПК 3 - объединительная материнская плата 6 - блок управления и перемножения сигналов 5.
Недостатком устройства-прототипа является необходимость формировать управляющие пакеты, отсутствие возможности изменять параметры генерируемого сигнала в зависимости от испытываемого унифицированного высоколинейного приемо-передающего радиоэлектронного модуля.
Техническая задача, на решение которой направлена заявляемая полезная модель, - это создание устройства испытаний унифицированных высоколинейных приемо-передающих радиоэлектронных модулей, позволяющего генерировать сигналы без использования управляющих пакетов, а также изменять параметры генерируемых сигналов в зависимости от испытываемого модуля.
Технический эффект достигается тем, что заявляемое устройство испытаний унифицированных высоколинейных приемо-передающих радиоэлектронных модулей содержащее:
блок питания, вход которого является первым входом устройства,
блок платы персонального компьютера, первый вход которого является вторым входом устройства - входом управляющего сигнала, первый выход блока платы персонального компьютера является первым выходом устройства и соединен с входом монитора,
единую материнскую плату, первый вход которой соединен с выходом блока питания, второй вход и первый выход которой по шине один соединены соответственно со вторыми выходом и входом блока платы персонального компьютера, третий вход единой материнской платы является третьим входом устройства - входом внешнего опорного сигнала,
блок перемножения сигнала, первый выход которого является вторым выходом устройства, первый вход и второй выход блока перемножения сигнала по шине два соединены соответственно со вторым выходом и четвертым входом единой материнской платы,
по меньшей мере, одну программируемую логическую интегральную схему, содержащую формирователь сигналов на низкой частоте и синтезатор тактовой частоты, первый выход которого соединен со входом формирователя сигналов на низкой частоте,
микроконтроллер, первые вход и выход которого по шине три соответственно через первые вход и выход программируемой логической интегральной схемы соединены со вторым выходом и первым входом синтезатора тактовой частоты, вторые вход и выход микроконтроллера по шине четыре соединены соответственно с третьим выходом и пятым входом единой материнской платы,
кварцевый генератор, выход которого соединен с третьим входом микроконтроллера,
умножитель частоты, вход которого соединен с четвертым выходом единой материнской платы, первый выход умножителя частоты через второй вход программируемой логической интегральной схемы соединен со вторым входом синтезатора тактовой частоты,
квадратурный модулятор, первый вход которого соединен со вторым выходом умножителя частоты, второй и третий входы квадратурного модулятора через второй и третий выходы программируемой логической интегральной схемы соединены соответственно с первым и вторым выходами формирователя сигналов на низкой частоте, выход квадратурного модулятора соединен со вторым входом блока перемножения,
отличается согласно полезной модели тем, что
третий вход блока платы персонального компьютера является четвертым входом устройства - входом сигнала обратной связи от испытываемого унифицированного высоколинейного приемо-передающего радиоэлектронного модуля,
введен элемент флэш-памяти, выход которого по шине пять через разъем JTAG соединен с третьим входом программируемой логической интегральной схемы,
программируемая логическая интегральная схема, микроконтроллер, кварцевый генератор, умножитель частоты, квадратурный модулятор и элемент флэш-памяти объединены в блок формирования сигнала, при этом вторые вход и выход микроконтроллера по шине четыре соединены с третьим выходом и пятым входом единой материнской платы через первые выход и вход блока формирования сигнала,
вход умножителя частоты соединен с четвертым выходом единой материнской платы через второй вход блока формирования сигнала,
вход элемента флэш-памяти через третий вход блока формирования сигнала соединен с пятым выходом единой материнской платы,
выход квадратурного модулятора соединен со вторым входом блока перемножения через второй выход блока формирования сигнала.
Таким образом, заявляемое устройство по сравнению с прототипом и известными техническими решениями в данной области техники является:
- более универсальным за счет использования обратной связи через третий вход устройства и третий вход платы персонального компьютера с испытываемым унифицированным высоколинейным приемо-передающим радиоэлектронным модулем;
- наиболее эффективным за счет того, что программируемая логическая интегральная схема, микроконтроллер, кварцевый генератор, умножитель частоты, квадратурный модулятор и встроенный элемент флэш-памяти объединены в блок формирования сигнала, функционально позволяющего изменять параметры генерируемого сигнала в зависимости от испытываемого унифицированного высоколинейного приемо-передающего радиоэлектронного модуля, в результате чего исключена необходимость в программировании ПЛИС с помощью внешнего персонального компьютера;
- отсутствует необходимость в использовании управляющих пакетов при формировании сигналов.
Далее описание заявляемой полезной модели поясняется примерами выполнения и чертежами.
На фиг.1 выполнена структурная схема устройства-прототипа.
На фиг.2 - структурная схема заявляемого устройства испытаний унифицированных высоколинейных приемо-передающих радиоэлектронных модулей.
Заявляемое устройство испытаний унифицированных высоколинейных приемо-передающих радиоэлектронных модулей 1 (фиг.2) содержит:
блок питания 2, вход которого является первым входом устройства 1,
блок платы персонального компьютера 3, первый вход которого является вторым входом устройства 1 - входом управляющего сигнала, первый выход блока платы персонального компьютера 3 является первым выходом устройства 1 и соединен с входом монитора 7,
единую материнскую плату 6, первый вход которой соединен с выходом блока питания 2, второй вход и первый выход которой по шине один соединены соответственно со вторыми выходом и входом блока платы персонального компьютера 3 (блок платы ПК 3), третий вход единой материнской платы 6 является третьим входом устройства 1 - входом внешнего опорного сигнала,
блок перемножения сигнала 5, первый выход которого является вторым выходом устройства 1, первый вход и второй выход блока перемножения сигнала 5 по шине два соединены соответственно со вторым выходом и четвертым входом единой материнской платы 6,
по меньшей мере, одну программируемую логическую интегральную схему 8, содержащую формирователь сигналов на низкой частоте 9 и синтезатор тактовой частоты 10, первый выход которого соединен со входом формирователя сигналов на низкой частоте 9,
микроконтроллер 11, первые вход и выход которого по шине три соответственно через первые вход и выход программируемой логической интегральной схемы 8 соединены со вторым выходом и первым входом синтезатора тактовой частоты 10, вторые вход и выход микроконтроллера 11 по шине четыре соединены соответственно с третьим выходом и пятым входом единой материнской платы 6,
кварцевый генератор 12, выход которого соединен с третьим входом микроконтроллера 11,
умножитель частоты 13, вход которого соединен с четвертым выходом единой материнской платы 6, первый выход умножителя частоты 13 через второй вход программируемой логической интегральной схемы 8 соединен со вторым входом синтезатора тактовой частоты 10,
квадратурный модулятор 14, первый вход которого соединен со вторым выходом умножителя частоты 13, второй и третий входы квадратурного модулятора 14 через второй и третий выходы программируемой логической интегральной схемы 8 соединены соответственно с первым и вторым выходами формирователя сигналов на низкой частоте 9, выход квадратурного модулятора 14 соединен со вторым входом блока перемножения сигнала 5,
согласно заявляемой полезной модели:
третий вход блока платы ПК 3 является четвертым входом устройства 1 - входом сигнала обратной связи от испытываемого унифицированного высоколинейного приемо-передающего радиоэлектронного модуля,
содержит элемент флэш-памяти 16, выход которого по шине пять через разъем JTAG 17 соединен с третьим входом программируемой логической интегральной схемы 8,
программируемая логическая интегральная схема 8, микроконтроллер 11, кварцевый генератор 12, умножитель частоты 13, квадратурный модулятор 14 и элемент флэш-памяти 16 объединены в блок формирования сигнала 15, при этом вторые вход и выход микроконтроллера 11 по шине четыре соединены с третьим выходом и пятым входом единой материнской платы 6 через первые выход и вход блока формирования сигнала 15,
вход умножителя частоты 13 соединен с четвертым выходом единой материнской платы 6 через второй вход блока формирования сигнала 15,
вход элемента флэш-памяти 16 через третий вход блока формирования сигнала 15 соединен с пятым выходом единой материнской платы 6,
выход квадратурного модулятора 14 соединен со вторым входом блока перемножения сигнала 5 через второй выход блока формирования сигнала 15.
Заявляемая полезная модель (фиг.2) работает следующим образом.
Структура ПЛИС 8 программируется с помощью элемента флэш-памяти 16 и представляет собой принципиальную схему формирователя M-последовательностей конкретного типа сигналов (блок 9), с синтезатором тактовой частоты 10.
Орты I и Q M-последовательностей с первого и второго выхода формирователя сигналов на низкой частоте 9 подаются на второй и третий входы квадратурного модулятора 14 соответственно, который формирует выходной радиосигнал конкретного типа, который с выхода квадратурного модулятора 14 через второй выход блока формирования сигнала 15 поступает на второй вход блока перемножения сигнала 5. Частота дискретизации квадратурного модулятора 14 и есть несущая частота данного радиосигнала, подается на первый вход квадратурного модулятора 14 со второго выхода умножителя частоты 13. Она формируется путем умножения высокостабильной внешней опорной частоты Fопорн., подаваемой на вход умножителя частоты 13 через второй вход блока формирования сигнала 15 с четвертого выхода единой материнской платы 6, микросхемой умножителя частоты 13 на коэффициент, соответствующий типу радиосигнала. Внешняя опорная частота (Fопорн.) подается на третий вход устройства от высокостабильного задающего генератора (на фиг.2 не показан).
Цифровое управление платой, задание режимов работы узлам блока 15, и обмен данными между ПЛИС 8 и блоком платы ПК 3 выполняет микросхема микроконтроллера 11 через ее первые вход/выход с первыми входом/выходом ПЛИС 8. Питание микроконтроллера 11 осуществляется через второй вход микроконтроллера 11, на третий вход микроконтроллера 11 поступает сигнал внутренней частоты с кварцевого генератора 12, задающий режим работы микроконтроллеру 11.
Информация отображается на мониторе 7 или консоли, подключенной к разъему VGA.
Выходной суммарный сигнал формируется на первом выходе блока перемножения 5, который поступает на второй выход устройства 1.
Устройство 1 работает следующим образом. С жесткого диска персонального компьютера, при включении питания, загружается операционная система блока платы ПК 3 и запускается «Программа анализа». В блоке 15 осуществляется формирование выходных сигналов, параметры которых содержатся в элементе флэш-памяти 16.
От высокостабильного задающего генератора на третий вход устройства 1 и третий вход единой материнской платы 6 поступает опорная внешняя частота. Единая материнская плата 6 считывает данные с блока формирования сигнала 15. Блок 15 со второго выхода передает высокочастотный сигнал на второй вход блока перемножения сигнала 5.
По каналу обратной связи от испытываемого устройства сигнал поступает с четвертого входа устройства 1 на третий вход блока платы ПК 3.
В 
Программе Анализа
осуществляется контроль за параметрами сигналов после прохождения унифицированного высоколинейного приемопередающего радиоэлектронного модуля.
Таким образом, заявляемое устройство по сравнению с прототипом и известными техническими решениями в данной области техники обладает следующими преимуществами:
- является более универсальным за счет использования обратной связи через третий вход устройства и третий вход платы персонального компьютера с испытываемым унифицированным высоколинейным приемопередающим радиоэлектронным модулем;
- наиболее эффективным за счет того, что программируемая логическая интегральная схема, микроконтроллер, кварцевый генератор, умножитель частоты, квадратурный модулятор и встроенный элемент флэш-памяти объединены в блок формирования сигнала, функционально позволяющего изменять параметры генерируемого сигнала в зависимости от испытываемого унифицированного высоколинейного приемо-передающего радиоэлектронного модуля, в результате чего исключена необходимость в программировании ПЛИС с помощью внешнего персонального компьютера;
- отсутствует необходимость в использовании управляющих пакетов при формировании сигналов.
Устройство испытаний унифицированных высоколинейных приемопередающих радиоэлектронных модулей, содержащее блок питания, вход которого является первым входом устройства, блок платы персонального компьютера, первый вход которого является вторым входом устройства - входом управляющего сигнала, первый выход блока платы персонального компьютера является первым выходом устройства и соединен с входом монитора, единую материнскую плату, первый вход которой соединен с выходом блока питания, второй вход и первый выход которой по шине один соединены соответственно со вторыми выходом и входом блока платы персонального компьютера, третий вход единой материнской платы является третьим входом устройства - входом внешнего опорного сигнала, блок перемножения сигнала, первый выход которого является вторым выходом устройства, первый вход и второй выход блока перемножения сигнала по шине два соединены соответственно со вторым выходом и четвертым входом единой материнской платы, по меньшей мере, одну программируемую логическую интегральную схему, содержащую формирователь сигналов на низкой частоте и синтезатор тактовой частоты, первый выход которого соединен со входом формирователя сигналов на низкой частоте, микроконтроллер, первые вход и выход которого по шине три соответственно через первые вход и выход программируемой логической интегральной схемы соединены со вторым выходом и первым входом синтезатора тактовой частоты, вторые вход и выход микроконтроллера по шине четыре соединены соответственно с третьим выходом и пятым входом единой материнской платы, кварцевый генератор, выход которого соединен с третьим входом микроконтроллера, умножитель частоты, вход которого соединен с четвертым выходом единой материнской платы, первый выход умножителя частоты через второй вход программируемой логической
интегральной схемы соединен со вторым входом синтезатора тактовой частоты, квадратурный модулятор, первый вход которого соединен со вторым выходом умножителя частоты, второй и третий входы квадратурного модулятора через второй и третий выходы программируемой логической интегральной схемы соединены соответственно с первым и вторым выходами формирователя сигналов на низкой частоте, выход квадратурного модулятора соединен со вторым входом блока перемножения, отличающееся тем, что третий вход блока платы персонального компьютера является четвертым входом устройства - входом сигнала обратной связи от испытываемого унифицированного высоколинейного приемопередающего радиоэлектронного модуля, введен элемент флэш-памяти, выход которого по шине пять через разъем JTAG соединен с третьим входом программируемой логической интегральной схемы, программируемая логическая интегральная схема, микроконтроллер, кварцевый генератор, умножитель частоты, квадратурный модулятор и элемент флэш-памяти объединены в блок формирования сигнала, при этом вторые вход и выход микроконтроллера по шине четыре соединены с третьим выходом и пятым входом единой материнской платы через первые выход и вход блока формирования сигнала, вход умножителя частоты соединен с четвертым выходом единой материнской платы через второй вход блока формирования сигнала, вход элемента флэш-памяти через третий вход блока формирования сигнала соединен с пятым выходом единой материнской платы, выход квадратурного модулятора соединен со вторым входом блока перемножения через второй выход блока формирования сигнала.
