Демодулятор фазоманипулированных сигналов

Полезная модель относится к области радиотехники и цифровой техники и может быть использована при демодуляции пакетных сигналов спутниковых и радиорелейных линий связи.

Предложен цифровой демодулятор пакетных фазоманипулированных сигналов с многостанционным доступом на основе временного разделения каналов, при этом сигнал после оцифровки сигнала промежуточной частоты дальнейшая обработка, в части выделения полезного сигнала, определения интересующих пакетов и выделения информации, восстановление несущей и тактовой частот осуществляется цифровыми методами на аппаратных средствах и программно.

Полезная модель относится к области радиотехники и цифровой техники и может быть использована для демодуляции фазоманипулированных сигналов (ФМ) спутниковых и радиорелейных линий связи с многостанционным доступом на основе временного разделения (МДВР).

Сигналы с МДВР широко применяются в линиях связи в силу ряда преимуществ перед сигналами с многостанционным доступом на основе частотного разделения. Ключевой проблемой демодуляции сигналов с МДВР является необходимость быстрого восстановления несущей и тактовой частот в силу передачи информации в системах связи с МДВР пакетами и малым временем на восстановление этих частот.[1, Дж.Спилкер «Цифровая спутниковая связь», Москва, «Связь», 1979 г., стр.141-167].

Обычные схемы восстановления несущей и тактовой частот на основе системы фазовой подстройки частоты (ФАПЧ), которые широко применяются в демодуляторах непрерывных сигналов (схема Костаса, схема с возведением сигнала в n-ю степень), не могут эффективно работать в демодуляторе сигналов с временным разделением из-за эффекта "зависания " петли ФАПЧ. Этот эффект заключается в сильной зависимости времени захвата системы ФАПЧ от начального значения частоты и фазы генератора управляемого напряжением (ГУН), и принимаемого сигнала. Так, если разность фаз сигнала и ГУНа составляет 180 градусов, то система ФАПЧ входит в квазиустойчивое состояние и время захвата существенно затягивается. Поэтому на практике для восстановления несущей частоты сигналов с временным разделением применяют схемы с пассивной фильтрацией.

Для системы связи, в которой информация передается с известной постоянной скоростью, задача демодуляции может быть решена с помощью типовых схем восстановления несущей и тактовой частот.

Известна типовая схема восстановления несущей частоты (СВН) [2, В.Л.Банкет, В.Н.Дорофеев «Цифровые методы в спутниковой связи», Москва, «Радио и связь», 1988 г., стр 29], содержащая последовательно соединенные полосовой фильтр, устройство возведения в четвертую степень (для сигналов ФМ4), второй фильтр, компаратор, делитель на 4, полосовой фильтр, фазовращатель задержки, фазовращатель на 90° и два перемножителя, на один из которых сигнал подается непосредственно с фазовращателя задержки, а на второй - через фазовращатель на 90°, при этом выход полосового фильтра соединен со вторыми входами перемножителей.

Недостатком известных демодуляторов является их аналоговое исполнение, сложность схемной реализации и практическая невозможность работы по пакетам без преамбулы.

В последние годы, в силу возможности оцифровки сигнала промежуточной частоты, наметилась тенденция создания цифровых демодуляторов. Так в [3, Патент на полезную модель 32346 от 10.9.2003 г. «Демодулятор фазоманипулированных сигналов»] приведен цифровой демодулятор сигналов с МДВР, взятый за прототип и содержащий входное устройство, квадратурный перемножитель, схему восстановления несущей частоты и схему восстановления тактовой частоты.

Опыт работы с таким демодулятором показал, что основным его недостатком является невозможность работы по МДВР сигналам с пакетами, в которых отсутствует преамбула для восстановления несущей частоты и тактовой частоты.

Целью полезной модели является создание цифрового демодулятора ФМ сигналов МДВР, работающего по пакетным сигналам без преамбулы.

Для достижения этой цели предлагается демодулятор ФМ сигналов с МДВР, содержащий последовательно соединенные входное устройство со схемой автоматической регулировки усиления (АРУ), квадратурный преобразователь и последовательно соединенные схему восстановления несущей частоты и схему восстановления тактовой частоты. Согласно полезной модели, в демодулятор после квадратурного преобразователя дополнительно введены последовательно соединенные схема выделения полезного сигнала и обнаружитель пакетов, при этом выходы квадратурного преобразователя подключены ко входам схемы выделения полезного сигнала, а ее выходы и выход обнаружителя пакетов подключены ко входам схемы восстановления несущей частоты, при этом выходом демодулятора являются выход обнаружителя пакетов и выходы схемы восстановления тактовой частоты.

Демодулятор выполнен на цифровых элементах, при этом первый вход квадратурного преобразователя подключен к выходу входного устройства, второй и третий входы подключены к первому и второму выходу комплексного генератора опорной частоты, первый и второй выходы квадратурного преобразователя подключены к входам синфазного и квадратурного каналов схемы выделения полезного сигнала, выходы которых подключены к первому и второму входу схемы восстановления несущей (СВН), первый и второй выходы которой подключены к первому и второму входу схемы восстановления тактовой (СВТ), выходами демодулятора являются первый, второй и третий выходы СВТ и второй выход обнаружителя пакетов.

Входное устройство содержит последовательно соединенные полосовой фильтр и усилитель АРУ. Согласно полезной модели в него введены последовательно соединенные аналого-цифровой преобразователь (АЦП), цифровой детектор АРУ и цифро-аналоговый преобразователь, выход которого подключен ко второму входу усилителя АРУ, а также опорный генератор, выход которого подключен ко второму входу АЦП, выход которого является выходом устройства и подключен к преобразователю Гильберта из состава квадратурного преобразователя.

Схема выделения полезного сигнала (СВПС) содержит два канала обработки, соответственно, синфазного и квадратурного каналов, каждый из которых содержит децимирующие фильтры, первые выходы которых подключены к первым входам сумматоров АРУ и первому и второму входу детектора АРУ, выход которого подключен ко вторым входам сумматоров АРУ. Выходы сумматоров являются выходами СВПС.

Обнаружитель пакетов состоит из трех линий задержки, образующих фильтр с комплексным перемножением коэффициентов и входных синфазного и квадратурного сигналов, коэффициентами которого являются значения синфазной и квадратурной составляющих набора известных уникальных слов (УС), устройство вычисления отклика (УВО) и пороговое устройство (ПУ), линии задержки на длину принятого пакета.

Схема восстановления несущей частоты (СВН) содержит, схему возведения в n-ю степень, схему вычисления быстрого преобразования Фурье (БПФ), устройство вычисления ошибки по несущей частоте генератор опорного колебания, два перемножителя и два согласованных фильтра нижних частот, выходы которых подключены к устройству восстановления фазы сигнала (УВФ), который содержит две линии задержки на длину принятого пакета, два сумматора значений каждого из квадратурных каналов, устройство вычисления фазы сигнала и два фазовращателя.

Схема восстановления тактовой частоты (СВТ) содержит две линии задержки на длину принятого пакета, два устройства возведения во вторую степень, три сумматора, устройство вычисления 4-х точечного быстрого преобразования Фурье (БПФ), устройство вычисления ошибки по тактовой частоте, два полифазных интерполирующих фильтра.

На фиг.1 приведена схема предлагаемого демодулятора, на фиг.2 приведена схема обнаружителя пакетов.

Демодулятор по предлагаемой схеме (фиг.1) содержит входное устройство, включающее в себя последовательно соединенные полосовой фильтр 1, усилитель АРУ 2, аналого-цифровой преобразователь 3, ко второму входу которого подключен выход опорного генератора 4, цифровой детектор АРУ 5, цифро-аналоговый преобразователь (ЦАП) 6, выход которого подключен ко второму входу усилителя АРУ 2, а выход АЦП 3 подключен к последовательно соединенным преобразователю Гильберта 7 и комплексному квадратурному перемножителю 8, образующих квадратурный преобразователь. Выходы перемножителя 8 подключены к двум параллельно включенным перемножителям 9₁, 9₂ схемы выделения полезного сигнала, вторые входы которых подключены к синтезатору прямого синтеза 10. Выходы перемножителей 9₁, 9₂ подключены к децимирующим фильтрам 11₁, 11₂ выход которых подключен к входам детектора АРУ 12 и сумматоров АРУ 13₁, 13₂, выход детектора АРУ 12 подключен ко вторым входам сумматоров 13₁, 13₂, выходы которых подключены к обнаружителю пакетов 14, через линии задержки на длину пакета 16₁, 16₂ подключены к первым входам перемножителей 19₁, 19₂, к последовательно соединенным схеме возведения в n-ю степень 15, вычислителю БПФ 17, устройство вычисления ошибки по несущей 18 и корректирующий генератор 20, выходы которого подключены ко вторым входам перемножителей 19₁, 19₂, выходы которых подключены к согласованным фильтрам 21₁, 21₂. Выходы фильтров подключены к последовательно соединенным линии задержки на длину пакета 23₁, 23₂ и фазовращателям 26₁ , 26₂, и последовательно соединенным устройству возведения в n-ю степень 22, сумматорам 24₁, 24₂, устройству вычисления фазы сигнала 25, выход которого подключен ко вторым входам фазовращателей 26₁, 26₂ , выходы которых подключены к полифазным децимирующим фильтрам 32₁, 32₂ и последовательно соединенным схеме возведения во вторую степень 27₁, 27₂ , сумматору 28, устройству вычисления четырех точечного БПФ 29, накапливающим сумматорам 30₁, 30₂ и схеме вычисления ошибки по тактовой частоте 31, выход которой подключен ко вторым входам полифазных децимирующих фильтров 32₁ , 32₂, выходы которых являются выходами демодулятора. Четвертым выходом демодулятора является второй выход обнаружителя пакетов 14.

Демодулятор по предлагаемой схеме работает следующим образом.

На вход устройства поступает сигнал на промежуточной частоте (в данном случае 70 МГц). С помощью полосового фильтра 1 выделяется рабочая полоса частот (40 МГц). Полосовой фильтр 1 необходим для предотвращения наложений спектра при дискретизации сигнала. Групповой сигнал с выхода полосового фильтра 1 поступает на усилитель схемы АРУ 2. Коэффициент усиления усилителя 2 регулируется управляющим напряжением, которое поступает с выхода ЦАП 6. Управляющий код на ЦАП 6 поступает с выхода цифрового детектора АРУ 5. С выхода усилителя 2 сигнал промежуточной частоты поступает на вход АЦП 3 (12 разрядов). Тактовый сигнал для АЦП 3 обеспечивает генератор 4. Аналого-цифровое преобразование выполняется с использованием субдискретизации с частотой выборок 93,33 МГц. Таким образом, частота дискретизации составляет 4/3 от промежуточной частоты сигнала. Это обеспечивает максимальную ширину рабочего диапазона частот и предотвращает наложение спектров при дискретизации. Дальнейшая обработка сигнала производится в цифровом виде.

С выхода АЦП 3 оцифрованный сигнал поступает на детектор АРУ 5 и преобразователь Гильберта 7, который формирует комплексный сигнал на нулевой частоте. Детектор АРУ 5 отслеживает максимальный уровень принимаемого сигнала. Это позволяет оптимально использовать динамический диапазон АЦП 3 и не допустить его перегрузки. Полученные сигналы квадратур подаются на комплексный квадратурный перемножитель 8, где они перемножаются с синусной и косинусной составляющими выходного сигнала синтезатора прямого синтеза, которые благодаря выбранной частоте выборок АЦП 3 превращаются в чередование 0 и 1, что позволяет заменить синтезатор прямого синтеза на простой коммутатор в составе комплексного перемножителя 8. Таким образом, после перемножителя 8 спектр аналитического сигнала сносится в диапазон +/-20 МГц.

Выходные сигналы синфазного и квадратурного каналов подаются на перемножители 9₁ , 9₂ схемы выделения полезного сигнала, где они перемножаются с сигналами синтезатора прямого синтеза 10. Синтезатор 10 настраивается на частоту , примерно равную истинной несущей частоте ₀ принимаемого сигнала. Частота синтезатора 10 задается по предварительному целеуказанию и может перестраиваться во всей полосе входного сигнала, что позволяет обеспечить настройку на любой контролируемый сигнал. Таким образом, после перемножителей 9₁, 9₂ полезный сигнал сносится на близкую к нулю частоту ₀=₀-, равную ошибке настройки демодулятора по частоте. Выходные сигналы синфазного и квадратурного каналов подаются на децимирующие фильтры 11₁, 11₂. На выходе децимирующих фильтров 11₁, 11₂ частота выборок приблизительно равна учетверенной тактовой частоте сигнала. Сигналы квадратур с выходов децимирующих фильтров 11₁, 11₂ поступают на схему АРУ, содержащую цифровой детектор 12 и сумматоры 13₁, 13₂ с выхода которых нормированный выделенный полезный сигнал поступает на обнаружитель пакетов 14 и на схему восстановления несущей частоты.

Схема восстановления несущей частоты работает следующим образом. Сигналы квадратур поступают на обнаружитель пакетов 14, схему возведения в n-ю степень 15, в зависимости от вида модуляции, и линии задержки на длину пакета 16₁, 16₂ . Обнаружитель пакетов 14 состоит (фиг.2) из трех линий задержки (U2, U3, U4) на длину принятого пакета, образующих фильтр с комплексным перемножением коэффициентов и входных синфазного и квадратурного сигналов, коэффициентами которого являются значения синфазной и квадратурной составляющих набора известных уникальных слов в модуле памяти (U1), определяющих параметры пакета, накапливающий сумматор (U5) и пороговое устройство (U6). При появлении во входном сигнале пакета с уникальным словом из набора (U1) на выходе обнаружителя 14 формируется сигнал запуска вычислителя БПФ 17. с выхода которого данные поступают на устройство вычисления ошибки по несущей 18. Вычисленное значение ошибки устанавливается в генераторе 20, с выхода которого сигналы квадратур поступают на перемножители 19₁, 19₂, на первые входы которых подается сигнал с линий задержки 16₁, 16₂. С выхода перемножителей 19₁, 19₂ сигнал обнаруженного пакета сигнала поступает на оптимальные фильтры 21₁ , 21₂, с выхода которых сигнал с восстановленной частотой несущей поступает на схему восстановления фазы.

В устройстве восстановления фазы выполняется накопление сигнала на линиях задержки 23₁, 23₂ на длину пакета, в устройстве 22 возведением в n-ю степень, в зависимости от вида модуляции с сигнала снимается модуляция. Далее производится суммирование квадратурных составляющих сигнала по длине пакета на накапливающих сумматорах 24₁, 24₂, а на устройстве 25 вычисляется ошибка фазы. Затем, сформированный пакет и вычисленная ошибка фазы подается на фазовращатели 26₁, 26 ₂, где происходит восстановление фазы сигнала. С выхода устройства восстановления фазы сигнал с восстановленной фазой подается на схему восстановления тактовой частоты.

Схема восстановления тактовой частоты работает следующим образом. Сигнал поступает на схемы возведения в квадрат 27₁ , 27₂, с выходов которых сигнал суммируется сумматором 28 и поступает на схему вычисления четырех точечного БПФ 29. Результат вычислений поступает на схему вычисления ошибки по тактовой частоте 30₁, 30₂, 31. Вычисленная ошибка служит управляющим сигналом для корректировки тактовой частоты с помощью полифазных децимирующих фильтров 32₁ , 32₂, на первые входы которых поступает сигнал со схемы восстановления фазы сигнала, а выходы являются первым и вторым выходом демодулятора. На выходах формируется одна выборка на канальный символ в сопровождении тактовой частоты.

На момент подачи заявки в РНИИРС изготовлен, испытан и серийно выпускается цифровой демодулятор в составе МАЦП (ИУЯД. 468157.045) и МЦЦО (ИУЯД. 467766.020).

В результате использования полезной модели получен следующий технико-экономический эффект:

- обеспечена возможность демодуляции сигналов с МДВР без преамбулы в пакетах;

- демодулятор построен на цифровых элементах;

- большинство задач демодуляции решаются программными средствами;

- упрощена настройка и отладка демодулятора.

1. Демодулятор фазоманипулированных сигналов, содержащий последовательно соединенные входное устройство со схемой автоматической регулировки усиления, комплексный квадратурный преобразователь и последовательно соединенные схему восстановления несущей частоты и схему восстановления тактовой частоты, отличающийся тем, что в него после комплексного квадратурного преобразователя введены последовательно соединенные схема выделения полезного сигнала и схема обнаружителя пакетов, при этом выходы комплексного квадратурного преобразователя подключены к соответствующим входам схемы выделения полезного сигнала, а ее выходы подключены к соответствующим входам схемы восстановления несущей частоты и схемы обнаружителя пакетов, выход схемы обнаружителя пакетов подключен ко второму входу вычислителя быстрого преобразования Фурье, входящего в схему восстановления несущей частоты, выходы которой подключены к соответствующим входам схемы восстановления тактовой частоты, при этом выходами демодулятора фазоманипулированных сигналов являются выход схемы обнаружителя пакетов и выходы схемы восстановления тактовой частоты.

2. Демодулятор по п.1, отличающийся тем, что схема выделения полезного сигнала состоит из двух каналов обработки, соответственно, синфазного и квадратурного каналов, на входы которых поступает сигнал с соответствующих выходов комплексного квадратурного преобразователя, каждый из квадратурных каналов содержит последовательно соединенные перемножитель, децимирующий фильтр, сумматор автоматической регулировки усиления, синтезатор прямого синтеза, выходы которого подключены ко вторым входам перемножителей, а также детектор автоматической регулировки усиления, входы которого подключены к выходам децимирующих фильтров, а выход - ко вторым входам сумматоров автоматической регулировки усиления, выходы сумматоров автоматической регулировки усиления являются выходами схемы выделения полезного сигнала.

3. Демодулятор по п.1, отличающийся тем, что схема обнаружителя пакетов состоит из трех линий задержки на длину принятого пакета, образующих фильтр с комплексным перемножением коэффициентов и входных синфазного и квадратурного сигналов, коэффициентами которого являются значения, формируемые от блока памяти уникальных слов и одной из линий задержки, выходы которой подключены к вторым входам двух других линий задержки, выходы которых подключены ко входам накапливающего сумматора, соединенного со входом порогового устройства, сигнал со схемы выделения полезного сигнала поступает на входы соответствующих линий задержки и соответствующие входы блока памяти уникальных слов, а выход порогового устройства является выходом схемы обнаружителя сигналов.

4. Демодулятор по п.1, отличающийся тем, что схема восстановления несущей частоты состоит из двух каналов обработки, сигнал на входы схемы восстановления несущей частоты поступает с соответствующих выходов схемы выделения полезного сигнала и с выхода схемы обнаружителя пакетов, каждый канал обработки содержит последовательно соединенные первую линию задержки на длину кадра, перемножитель, согласованный фильтр, вторую линию задержки на длину кадра и фазовращатель, а также последовательно соединенные схему возведения в n-ю степень, вычислитель быстрого преобразования Фурье, устройство вычисления ошибки по несущей и корректирующий генератор, выходы которого подключены ко вторым входам перемножителей, а также вторую схему возведения в n-ю степень, входы которой подключены к соответствующим выходам согласованных фильтров, а выходы подключены к соответствующим входам накапливающих сумматоров, выходы которых подключены к соответствующим входам вычислителя ошибки фазы, выход которого соединен со вторыми входами фазовращателей, при этом входы первой схемы возведения в n-ю степень и первой линии задержки соединены с соответствующим выходом сумматоров автоматической регулировки усиления схемы выделения полезного сигнала, а выход схемы обнаружителя пакетов подключен ко второму входу вычислителя быстрого преобразования Фурье, выходами схемы восстановления несущей являются выходы фазовращателей.

5. Демодулятор по п.1, отличающийся тем, что схема восстановления тактовой частоты состоит из двух схем возведения в квадрат и двух полифазных децимирующих фильтров по синфазному и квадратурному каналу соответственно, входами которых являются соответствующие выходы схемы восстановления несущей частоты, выходы схем возведения в квадрат подключены к соответствующим входам сумматора, выход которого подключен ко входу вычислителя четырехточечного быстрого преобразования Фурье, выходы которого подключены к соответствующим входам двух накапливающих сумматоров, выходы которых подключены к соответствующим входам схемы вычисления ошибки по тактовой частоте, выход последней подключен ко вторым входам полифазных децимирующих фильтров, выходы которых являются выходами схемы восстановления тактовой частоты, выход схемы вычисления ошибки по тактовой частоте является третьим выходом схемы восстановления тактовой частоты.