Преобразователь двоичного кода в двоично-десятичный

 

О П И С А Н И Е «941991

ИЗЬВРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Соцналнстнчесинх

Республик (61) Дополнительное к авт. свнд-ву(2г)Заивлено 22.А9.80(21) 3210089/18-24 с присоединением заявки .%(23)ПриоритетОпубликовано 07. 07. 82. Бюллетень №25

Дата опубликования опнсания07.07.82 (5l }M. Кл.

G 06 F 5/02

1Ьаударстыккый камитет

СССР дв делам изабрвтеиий и открытий (53 } УД <681 325 (088.8) (72) Автор изобретения

А.Я.Кулешов (7!) Заявитель

Институт технической кибернетики АН Белорусской ССР (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ДВОИЧНО"ДЕСЯТИЧНЫЙ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей, в частности в устройствах считывания графической инфор5 мации.

Известен преобразователь двоичного кода в десятичный, содержащий шифратор, десятичный счетчик, двоичные счетчики, блок опроса первую и вторую„, группы элементов И, многовходовой эле мент И (1).

Наиболее близким к предлагаемому по технической сущности и схемному построению является преобразователь двоичного кода в двоично-. десятичный, содержащий группу элементов И, входы которых соединены с информационными входами преобразователя, блок опроса,20 десятичный счетчик, состоящий из декад и последовательно соединенных с ними элементов задержки, регистр двоичного кода, шифратор, группу элемен2 тов ИЛИ, делитель, триггер, элемент И (2).

Недостаток известных преобразователей - относительно низкое быстродействие, связанное с последовательной обработкой двоичных разрядов и отсутствием учета нулевых значений двоичных разрядов.

Целью изобретения является повышение быстродействия преобразователя.

Поставленная цель достигается тем, что в преобразователь двоичного кода в двоично-десятичный, содержащий группу элементов И, первые входы которых соединены с информационными входами преобразователя, блок опроса, первый вход которого соединен с входом пуска преобразователя, десятичный счетчик, состоящий иэ (n-1)-ro зле=, мента задержки и и декад, выходы каждой из которых, кроме п -й, соединены соответственно с входом элемента задержки, регистр двоичного кода, шифратор, группу элементов ИЛИ, информа3 941991 ционные входы которых соединены с выходами шифратора, выходы элементов

ИЛИ группы соединены со счетными входами соответствующих декад десятичного счетчика, выход 1 -го элемен- 5 та задержки =1-(и -I), где и — число десятичных разрядов, соединен с дополнительным входом (! +1)- ro элемента ИЛИ группы, введен формирователь последовательности импульсов, тактовый вход которого соединен с тактовым выходом блока опроса, выход сброса которого соединен с тактовым входом регистра двоичного кода, входами сброса декад и с входом сброса формирователя последовательности импульсов, тактовый выход которого соединен с тактовым входом шифратора, информационный вход которого соединен,с выходом регистра двоичного кода р и с первым информационным входом блока опроса, вторым информационным входом соединенного с входом логического нуля преобразователя, выход блока onроса которого соединен с входом опро-g са шифратора, вход переключения блока опроса соединен с выходом конца па ч ки форми рователя п осле до ва т ел ьн о сти импул ьсо в, информационный вход регистра двоичного кода соединен с пер- З> вой группой выходов элементов И, вторая группа выходов которого соединена с информационными входами первой декады десятичного счетчика, а вторые входы всех элементов И группы соеди35 нены с входом пуска преобразователя.

Кроме того, в преобразователе блок опроса содержит четыре группы элементов И, счетчик, генератор импульсов, два элемента НЕ, три элемента И, три

Щ элемента ИЛИ, триггер сброса, триггер переключения групп и триггер управления, единичный выход которого является входом пуска блока опроса, нулевой вход соединен с выходом первого

45 элемента ИЛИ и с единичным входом триггера сброса, а выход триггера управления соединен с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом генератора импульсов и с первым входом третьего элемента И, второй вход которого соединен с единичным выходом триггера сброса, а выход третьего элемента И является выходом сброса блока опроса и соединен с нулевым входом триггера сброса и с входом сброса счетчика, выходы которого соединены с входами элементов И пер4 вой группы, выходы которых являются выходами опроса блока опроса и соединены с первыми входами второй и третьей групп элементов И, а -счетный вход счетчика соединен с выходом второго элемента ИЛИ, первый вход которого является входом переключения блока опроса, а второй вход соединен с выходом второго элемента И и нулевым входом триггера переключения групп, выход которого соединен с третьим входом второго элемента И, а единичный вход триггера переключения групп соединен с выходом третьего элемента ИЛИ и с входом первого элемента HE выход которого соединен с третьим входом первого элемента И, выход которого является тактовым вь:— ходом блока опроса, информационный вход которого соединен с первыми входами элементов И четвертой группы и с вторыми входами элементов И второй и третьей групп, выходы которых соединены соответственно с входами первого и третьего элементов ИЛИ, выход -го (j =4 n) элемента И четвертой группы соединен с третьим входом (g -1) -го элемента И третьей группы и кроме четвертого элемента И четвертой группы — с вторым входом (j -1) -го элемента И четвертой группы, второй вход и -го элемента И четвертой группы и третий вход и-го элемента И третьей группы соединены с выходом второго элемента НЕ, вход которого является вторым информационным входом блока.

При этом в преобразователе формирователь последовательностей импульсов содержит дешифратор, группу из девяти элементов ИЛИ и двоично-десятичный счетчик, тактовый вход и вход сброса которого являются соответственно тактовым входом и входом сброса формирователя поаледовательности импульсов, выход конца пачки которого является выходом переполнения двоично-десятичного счетчика, разрядные выходы которого соединены с информационными входами дешифратора, тактовый вход которого соединен с тактовым входом формирователя последовательности импульсов, К-й выход дешифратора (K =1Ô9) соединен с входами с К -го по 9-й элементов ИЛИ группы, выходы элементов ИЛИ группы являются тактовыми выходами формирователя последовательности импульсов.

5 941

На фиг.1 дана блок-схема преобразователя двоичного кода в двоичнодесятичный; на фиг.2 — функциональная схема блока опроса; на Фиг. 3 и 4функциональные схемы шифратора и форS мирователя последовательности импульсов соответственно.

Преобразователь двоичного кода в двоично-десятичный содержит группу элементов И, первые входы которых подключены к информационным входам 2 преобразователя, блок 3 опроса, подключенный к входу 4 пуска преобразователя, шифратор 5, десятичный счетчик 6, содержащий счетные декады 713

7 и элементы 81- 8к задержки, регистр 9 двоичного кода, формирователь

10 последовательности импульсов, группу 11 элементов ИЛИ 121-12 . Выходы группы 1 элементов И, соответствующие трем младшим разрядам двоичного кода, соединены с соответствующими информационными входами первой счетной декады 7„десятичного счетчика 6, оставшиеся выходы группы

1 элементов И связаны с входами регистра 9 двоичного кода, прямые и инверсные выходы которого соединены с информационным входом с(блока 3 опроса, а прямые - с информационным входом м шифратора 5. Выход опроса 8 блока 3 опроса соединен со входом опроса и шифратора 5,. тактовый выход

, блока 3 опроса связан с тактовым входом формирователя 10 последовательности импульсов. Выход сброса д блока 3 опроса соединен с нулевыми установочными входами счетных декад

7,, -7 десятичного счетчика 6 и регистра 9 двоичного кода и с входом сброса формирователя 10 последова4О тельности импульсов, выход конца пач" ки 6 которого соединен с третьим входом переключения b блока 3 опроса, тактовый выход ж соединен с входом л опроса шифратора 5.

Блок 3 опроса содержит (фиг.2) триггер 13 управления, единичный установочный вход которого является входом пуска блока 3 опроса, прямой выход триггера 13 управления соединен с входом элемента И 14, другой вход которого подключен к выходу генератора 15 тактовых импульсов, а третий - к выходу элемента НЕ 16, выход элемента. И 14 соединен с тактовым выходом g блока 3 опроса, выходы элементов И 17 -17 группы под4 1 ключены к входам элемента ИЛИ 18, вы991 6 ход которого соединен с единичным установочным входом триггера 19, прямой выход которого соединен с входом элемента И 20, выход которого соединен с входом элемента ИЛИ 21, вход которого подключен к входу 6 переключения блока 3 опроса, выхоД элемента ИЛИ

21 подключен к счетному входу счетчика 22, информационные выходы которого связаны с входами элементов И

231-23 . группы, выходы которых подключенй к выходу 6 опроса блока 3 опроса, вход элемента НЕ 24 подключен к нулевому потенциалу. Выходы элементов И 25п-254 группы соединены с первыми входами элементов И 26 „26 группы, вторые входы которых соединены с информационным входом ct блока 3 опроса, выходы элементов

И 26„-26 группы соединены с входами элемента ИЛИ 27, выход которого соединен с нулевым установочным входом триггера 13 управления и с единичным установочным входом триггера

28, прямой выход которого связан с входом элемента И 29, выход которого соединен с нулевым установочным входом триггера 28 и с входом сброса двоичного счетчика 22.

Шифратор 5 в случае одновременногс опроса четырех разрядов регистра 9 двоичного кода (Фиг.3) содержит элементы И 30-45, первые входы которых подключены к информационному входу М шифратора 5, а вторые — к входу опро. са и шифратора 5, выходы элементов И

30-45 соединены с соответствующими входами элементов ИЛИ 46-49, выходы которых соединены соответствующим образом с входами элементов И 50-64, а выходы элементов И 50-54 соединены с входами элементов И 51-64 через элементы НЕ 65-69. Вход опроса и шифратора соединен с входами элемента

ИЛИ 70. Выходы элементов ИЛИ 71 -71.

1 .М9 соединены с первыми входами элементов

И 72 -72>, вторые входы которых под- ключены к тактовому входу л шифратора 5, а третьи — к выходу элемента .

ИЛИ 70.

Формирователь 10 последовательности импульсов (фиг ° 4) содержит двоично-десятичный счетчик 73, счетный вход которого подключен к тактовому входу . Формирователя 10 последовательности импульсов, вход сброса двоично-десятичного счетчика 73 подключен к входу сброса о формирователя 10 последовательности импульсов, а выход

941991 переполнения двоично-десятичного счетчика 73 - к выходу е конца пачки формирователя 10 последовательностей импульсов, разрядные выходы двоичнодесятичного счетчика 73 соединены с соответствующими входами элементов И

74-82, первые входы которых связаны с тактовым входом е Формирователя 10 последовательностей импульсов, выходы элементов И 74-82 соединены с со- 10 ответствующими входами элементов ИЛИ

83-91 группы, а выходы элементов ИЛИ

83-91 подключены к тактовому выходу формирователя 1О последовательностей импульсов. Элементы И 74-82 груп- 1з пы в совокупности образуют дешифратор 92.

Преобразователь двоичного кода в двоично-десятичный работает следующим образом. 26

Перед началом работы производится начальная установка всех триггеров преобразователя двоичного кода в двоично-десятичный в нулевое состояние (цепи начальной установки на фиг.1 не показаны)После начальной установки преобразователя двоичного кода в двоичнодесятичный на выходе элемента И 23„ блока 3 опроса (Фиг.2) появляется сигнал (первый сигнал опроса) который поступает на первые входы эле,ментов И 17 - 17; и на выход 6 блока

3 опроса, С выхода Ь блока 3 опроса первый сигнал опроса поступает на вход и шифратора 5 и .,далее на первые входы элементов И 30, 34, 38, 42 (фиг.3), например, в случае одновременного опроса четырех разрядов 2 -2 двоичного кода. ю

При поступлении на вход 4 устройства сигнала "Пуск", поступающего на первые входы группы 1 элементов И, на вторые входы которых поступают информационные сигналы разрядов 2 -2" двоичного кода, происходит запись трех младших разрядов 2 -2 двоичного кода в первую счетную декаду 71 десятичного счетчика 6, остальные разряды 2 - 2 двоичного кода записываются в регистр 9 двоичного кода.

Сигналы с прямых и инверсных выходов разрядов 2 -2 регистра 9 двоичного кода поступают на вход O блока

3 опроса. С входа а блока 3 опроса сигналы с инверсных выходов разрядов

2 -2" двоичного кода поступают на входы элементов И 17„-17, при этом, например, в случае одновременного on. роса четырех разрядов на входы элемента И 17,, поступают инверсные сигналы первых четырех одновременно опрашиваемых разрядов 2 -2 Ь двоичного кода. Если опрашиваемые разряды 2 -2 двоичного кода находятся в нулевом состоянии, то на выходе элемента И 17 появляется сигнал, так как на первом входе есть разрешающий сигнал опроса.

Если хотя бы один из опрашиваемых разрядов, например, 2 -2, находится

Ь в едини.чном состоянии, то на выходе элемента И 17„сигнал отсутствует.

Сигнал с выхода элемента И 17 поступает на вход элемента ИЛИ 18 и далее на единичный установочный вход триггера 19, а также на вход элемента НЕ 16, с выхода которого сигнал поступает на третий вход элемента

И 14.

Сигнал "Пуск" с входа 4 преобразователя поступает на единичный установочный вход триггера 13 управления (фиг.2)i устанавливая его в единичное состояние, сигнал с прямого выхода которого поступает на входы элементов И 14 и 20, на входы которых поступают также сигналы с выхода генератора 15 тактовых импульсов.

При наличии сигнала на выходе элемента НЕ 16 (если хотя бы один из одновременно опрашиваемых разрядов на3

Ф пример, 2 -2Ь двоичного кода находится в единичном состоянии) сигналы с генератора 15 тактовых импульсов проходят через элемент И 14 на выход блока 3 опроса, 3 и

Прямые сигналы разрядов 2 -2 двоичного кода поступают с регистра 9 двоичного кода на вход м шифратора 5.

С входа м шифратора 5 (Фиг.3) сигналы с прямых выходов, например,первы1с четырех опрашиваемых разрядов

9 Ь

2 -2 двоичного кода поступают на входы элементов И 30, 34, 38 и 42;на первых входах которых уже присутст" вует сигнал опроса. Сигналы с выходов этих элементов поступают на входы элементов ИЛИ 46-49, с выходов которых сигналы поступают на входы элементов И 50-64, с помощью которых, а также с помощью дополнительно включенных элементов НЕ 65-69, сигналы с выходов которых поступают на входы элементов И 51-64, осуществляется шифрование опрашиваемых разрядов двоичного кода., Сигналы с выходов элементов И 50-64 поступают на входы элементов ИЛИ 711-71 9, с выходов

9 9419 которых сигналы поступают на первые входы элементов И 721-72, на вторые входы которых поступают определенные последовательности импульсов с входа л шифратора 5, а на третьи— сигналы опроса с входа и шифратора 5.

Тактовые импульсы с выхода блока

3 опроса поступают на вход г формирователя 1О последовательности импульсов (фиг.4) и далее на счетный вход 1î двоично-десятичного счетчика 73 и на входы элементов И 74-82, с помощью которых выделяются все девять состояний двоично-десятичного счетчика 73. Тактовые импульсы с выходов 15 этих элементов поступают на входы девяти элементов ИЛИ 83-91. На первый элемент ИЛИ 83 заводится первое состояние двоично-десятичного счетчика 73, на второй элемент ИЛИ 84 - щ первое и второе, на третий элемент

ИЛИ 85- первое, второе и третье и т.д., на девятый элемент ИЛИ 91 все девять состояний двоично-десятичного счетчика 73. Таким образом, 2s на выходах элементов ИЛИ 83-91 выделяется соответственно от одного до девяти импульсов, Тактовые импульсы с выходов элементов ИЛИ 83-91 поступают на вход ж формирователя 10 последовательностей импульсов, на вход 8 которого поступает сигнал переполнения двоично-десятичного счетчика 73.

Работа предлагаемого устройства И основана на параллельном суммировании в счетных декадах 71-7 к десятичного счетчика 6 последовательностей импульсов, которые соответствуют сумме весов одновременно опрашиваемых разрядов двоичного кода, 4

В табл.1, поясняющей работу шифратора 5 (фиг.3) приведены различные комбинации состояний четырех од° ° n новременно опрашиваемых разрядов двочного кода, старший разряд которого равен, например, 2> . В графе нКодн указаны разряды, имеющие единичное

t состояние среди четырех одновременно опрашиваемых разрядов двоичного кода, 50 в графе "Число" — числовой эквивалент, соответствующий сумме весов одновременно опрашиваемых разрядов двоичного кода, в графе "Сигнал опроса" количество сигналов опроса, необходимых для опроса всех разрядов двоичного кода, старший разряд которого равен, например, 2

91 10

На выходах элементов И 721-72я шифратора 5 может появиться любая последовательность импульсов от одного до девяти, которая через группу

11 элементов ИЛИ 121 поступает на счетный вход первой счетной декады

7 десятичного счетчика 6. На выходах элементов И 72„ -72 „ может появиться любая последовательность импульсов от одного до девяти, которая через элементы ИЛИ 12 поступает на . счетный вход счетной декады 7 десятичного счетчика 6.

При переполнении счетных декад

7 -7„ „ десятичного счетчика 6 перенос из предыдущей счетной декады в последующую осуществляется с помощью элементов задержки 81-8 1, сигналы с выходов которых поступают на входы группы 11 элементов ИЛИ 12 -12< (фиг,2) На этом преобразование первых, например, четырех разрядов 2 -2 двоичного кода закончено.

Сигнал переполнения двоично-десятичного счетчика 73 с выхода е формирователя последовательности импульсов (фиг,4) поступает на вход f блока 3 опроса (фиг.2) для формирования второго сигнала опроса следующих, например, четырех разрядов 2"-2"о двоичного кода. Сигнал с входа 5 блока 3 onроса поступает на первый вход элемента ИЛИ 21, с выхода которого - на счетный вход счетчика 22, устанавлиг. вая его в новое состояние.

Информационные сигналы с выхода двоичного счетчика 22 поступают на входы элемента И 23 и на выходе этого элемента появляется второй сигнал опроса, поступающий на вход элемента И 17, на другие входы которого с входа ct блока 3 опроса поступают сигналы с инверсных выходов разрядов 2 -21О двоичного кода. Если

1 1О хотя бы один из одновременно опрашиваемых разрядов 2 -2 двоичного

7 10 кода находится В единичном состоя нии, сигнал с выхода элемента НЕ 16, поступающий на вход элемента И 14,. разрешает прохождение импульсов тактовой частоты, так как триггер 13,управления находится в единичном сбстоянии. Сигнал с выхода элемента И 14, поступает на выход . блока 3 опроса и далее на счетный вход двоично-десятичного счетчика 73. В дальнейшем работа преобразователя двоичного кода в двоично-десятичный аналогична описанной.

11 9" 19

Если все четыре одновременно опрашиваемые разряды, например, 2 -2 находятся в нулевом состоянии, сигнал с выхода элемента ИЛИ 18 устанавливает триггер 19 в единичное состояние, а сигнал с выхода элемента НЕ

16, поступающий на вход элемента И

14, запрещает прохождение импульсов тактовой частоты на выход блока 3 опроса, т.е. в данном случае форми- 10 рование последовательностей импульсое не происходит.

Сигнал с прямого выхода триггера

19 поступает на вход элемента И 20, на другой вход которого поступает 15 разрешающий потенциал с прямого выхода триггера 13 управления, и поэтому импульс тактовой частоты генератора 15 тактовых импульсов поступает на вход элемента ИЛИ 21 и нулевой ус- щ тановочный вход триггера 19, запрещая дальнейшее прохождение серии импульсов через элемент И 20 (фиг.2) ° Тактовый импульс с выхода элемента ИЛИ

21 поступает на счетный вход двоично- 25 го счетчика 22, устанавливая его в новое состояние, и на выходе элемента

И 23 появляется третий сигнал опроса разрядов двоичного кода, В дальнейшем работа преобразователя двоичного кода зо в двоично-десятичный происходит ана« логично описанному.

Таким образом, если опрашиваемые, например, четыре разряда двоичного . кода находятся в нулевом состоянии, 35 то на выходе ъ блока 3 опроса сигнал, поступающий на вход . блока 10 формирования последовательностей импульсов, отсутствует, а на выходе 6 блою .ка 3 опроса появляется следующий сигнал опроса. процесс преобразования двоичного кода в двоично-десятичный продолжается до тех пор, пока не

45 будут опрошены все разряды двоичного кода, записанного в регистр

9. Как только произойдет преобразование последних, например, четырех, разрядов двоичного кода в двоичнодесятичный, процесс преобразования заканчивается.

Идентификация последних, например, четырех опрашиваемых разрядов двоичного кода происходит следующим образом.

На, первые входы элементов И 25 „, 25 ...,,25 с входа с1 блока 3 onи ф ° ° ° ) роса поступают сигналы с инверсных

91 12 выходов соответствующих разрядов, например 2 -2", двоичного кода. На

И . 4 вторые входы элементов И 25„, 25„

25, поступает сигнал с выхода элемента НЕ 24 (фиг.2). поступающий также на первый вход элемента И 26„,.

Сигнал с выхода элемента И 25„ поступает на второй вход элемента И

25п< и на первый вход элемента И

26„ (фиг,2), сигнал с выхода элемента И 25 и „на вход элемента И 25п < и на вход элемента И 2бп rZ, сигнал с выхода элемента И 254 — на первый вход элемента И 26 . На вторые входы элементов И 26„, И 26п 1,...,26З с входа блока 3 опроса поступают сигналы с прямых выходов соответствующих разрядов 2", 2",...,2 двоич- ного кода, на третьи входы элементов И 26„,, 26п1,...,26 - сигналы опроса с выходов. элементов И 23 -23; блока 3 опроса, при этом на третьи входы элементов И 26 -26 поступают сигналы опроса с выхода элемента И

23, на третьи входы элементов И 2626 0 - сигнал опроса с выхода элемента И 23, на третьи входы элементов

И 26я g-26п - сигнал опроса с выхода элемента И 23 блока 3 опроса. Если,. например, из последней группы опрашиваемых разрядов 2 "-214 двоичного кода разряд 214 находится в единичном состоянии, то на выходе элементов И

25"-25" высокий уровень, а на выходе элементов И 26, 26" ",26, ...,26 низкий уровень и только на выходе элемента И 26 сигнал высокого уровня, который поступает на вход элемента ИЛИ 27, Если, например, последний разряд

2"8 двоичного кода находится в единичном состоянии, то на выходе всех элементов И 25д-25 4 сигнал отсутствует (низкий уровень) и только на .выходе элемента И 26 сигнал высокого уровня, поступающий на вход элемента ИЛИ 27

С выхода элемента ИЛИ 27 сигнал поступает на нулевой установочный вход триггера 13 управления, устанавливая его в нулевое состояние, в результате чего запрещается прохождение тактовых импульсов с генератора

15 через элементы И 14 и 20. Сигнал с выхода элемента ИЛИ 27 поступает также на единичный установочный вход триггера 28, устанавливая его в единичное состояние, и на первом входе элемента И 29 появляется разрещающий где й

13 9419 потенциал для прохождения тактовых импульсов, поступающих на второй вход этого элемента с генератора 15 тактовых импульсов. Сигнал с выхода элемента И 29 поступает на нулевой установочный вход триггера 28, на вход сброса счетчика 22 и на выход 3 блока 3 опроса °

Сигнал с выхода д блока 3 опроса поступает на нулевые установочные f0 входы счетных декад 7„-7к десятичного счетчика 6, На нулевые установочные входы регистра 9 двоичного кода, на нулевой установочный вход двоично-десятичного счетчика 73 блока 1

10 формирования последовательностей импульсов, устанавливая их в нулевое состояние. После установки в нулевое состояние двоичного счетчика 22 или регистра 9 двоичного кода с выхода 20 элемента ИЛИ 27 прекращается поступление сигнала высокого уровня на единичный установочный вход триггера

28 и сигналом с выхода элемента И 29 он устанавливается в нулевое состояние. На выходе элемента И 23 появляется сигнал опроса, поступающий на вход элемента И 17 и на выход б блока 3 опроса.

Таким образом происходит подготов-30 ка,устройства к приему следующего сигнала "Пуск" и преобразования двоичного кода в двоично-десятичный.

Время преобразования двоичного кода в двоично-десятичный равно

35 „=(u+9S )/ л (1) - количество импульсов опроса;

- количество групп одновременно опрашиваемых разрядов двоичного кода, имеющих хотя

91 14 бы один из разрядов в опрашиваемой группе, установлен- ный в единичное состояние;

tff - частота следования тактовых импульсов.

Количество импульсов опроса определяется из выражения с

N=ent1е г а

Где " " число разрядов преобразуемоГо двоичнОГО кода; а — количество одновременно опрашиваемых разрядов двоичного кода.

Для практических целей целесообразно воспользоваться упрощенным:; выражением, получаемым из выражения (1) при условии Й, определяющим максимальное время преобразования двоичного кода в двоично-десятичный

T1„ „=1 О"/ ï .

Иаксимальйое время преобразования двоичного кода в двоична-десятичный известного преобразователя определяется из выражения

Т акс 1Оп/ n>

rAe и - число разрядов преобразуемого двоичного кода;

- частота следования тактовых импульсов.

8 табл.2 приведен коэффициент увеличения быстродействия предлагаемого устройства относительно максимально" го времени преобразования двоичного кода в двоична-десятичный в известном устройстве.

Из табл.2 видно, что удается повысить быстродействие преобразователя не менее, чем в четыре раза, 16

Таблица 1

941991

Сигнал опроса

Показатели

2048

128

32768

Число

215 216

2Э 24

2«,2

7 28

Код

384

6144

98304

Число

Э 25

7 29

211 21Э

Код

10240

640

Число

2Э 26

211 214

27 210

Код

18432

Число

1152

16

Код

4096

256

65536

Число

2,2

2,2 Э

24 25

2 (Ь 217

196608

Код

768

12288

Число

216 218

29 210

2,2

21l 214

Код

1280,20480

327680

Число

Код

8192

512

Число

9 210

Z 26

21Э 214

Код

24576

1536

Число

214

210

Код

2.62144

16384

1О24

Число

24 25

2,2,2 3

Код

896

14336

Число

Э 2 26

29 210

2,2 1Э,2 14

Код

26624

104

1664

Число

24 Ь

2М 2Ф2 214

Код

27 26 29

27 29 210

215 17

21 2®8

294912

131072

217 218

393216

215 216 217

229376 21, 2 17, 219

425984

216 216 218

941991

18

Продолжение табл. 1

19 20

Показатели

Си гнал опроса

360448

2Ь 211 2)S

458752

22528

1408

Число

211 213 244

2S, 2,2

2,2з, 2Ь

Код

28672

1792

Число

2,Р,2,2

2" 2 2" 2

Код

30720

Число

120

"91520

1920

Таблица 2

Число разрядов

Показатели

10

4 4 4

10/fÄ 20/Г„ 30/fg 30/fq 40/Г„

70/ f 100/ fq 120Лп 150/Еп 190/ f q

I thOKG

Т }. макс

Т1 макс

1мс кс формула изобретения ео

23 24 ф 26 21 28 2Я 210

1, Преобразователь двоичного кода в двоично-десятичный, содержащий группу элементов.И, первые входы которых соединены с информационными

45 входами преобразователя, блок опроса,, первый вход которого соединен с входом пуска преобразователя, десятичный .счетчик, состоящий из (и-1 )-го weмента задержки и и декад, выходы каж50 дои из которых, кроме rl-й, соответственно соединены с входом элемента задержки, регистр двоичного кода, шифратор, группу элементов ИЛИ, информационные входы которых соединены с выходами шифратора, выходы элементов ИЛИ группы соединены со счетными входами соответствующих декад десятичного счетчика, выход I-го элемента задержки 1=1 -(п-1), где п - число десятичных разрядов, соединен с дополнительным входом (1+1)-го элемента ИЛИ группы, о т л и ч а ю щ и йс я тем, что, с целью повышения .быстродействия преобразователя, в него введен формирователь последовательности импульсов,.тактовый вход которого соединен с тактовым выходом блока опроса, выход сброса которого соединен с тактовым входом регистра двоичного кода, входами сброса декад и с входом сброса формирователя последовательности импульсов, тактовый выход которого соединен с тактовым входом шифратора, информационный вход которого соединен с выходом регистра двоичного кода и с первым информационным входом блока опроса, вторым информационным входом соеди19 9419 ненного с входом логического нуля преобразователя, выход блока опроса соединен с входом опроса шифратора, вход переключения блока опроса соединен с выходом конца пачки формирователя последовательности импульсов, информационный вход регистра двоичного кода соединен с первой группой выходов элементов И, вторая группа выходов которого соединена с инфор- 10 мационными входами первой декады десятичного счетчика, а вторые входы всех элементов И группы соединены с входом пуска преобразователя.

2. Преобразователь по п,l, о тл и ч а ю шийся тем, что в нем блок опроса содержит четыре группы элементов И, счетчик, генератор .импульсов, два элемента НЕ, три элемента И, три элемента ИЛИ, триггер сброса, триггер переключения групп и триггер управления, единичный вход которого является входом пуска блока опроса, нулевой вход соединен с выходом первого элемента ИЛИ и с единичным входом триггера сброса, а выход триггера управления соединен с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом генератора импульсов .и с первым входом третьего элемента И, второй вход которого соеди" нен с единичным выходом триггера сброса, а выход третьего элемента И является выходом сброса блока опроса и соединен с нулевым входом триггера сброса и с входом сброса счетчика, выходы которого соединены с входами элементов И первой группы, выходы которых являются выходами опроса блока опроса я и соединены с первыми входами элементов . И второй и третьей групп, а счетный вход счетчика соединен с выходом второго элемента ИЛИ, первый вход которого является входом переключения блока опроса, а второй вход соединен с выходом второго элемента

И и нулевым входом триггера переключения групп, выход которого соединен с третьим входом второго элемента И, а единичный вход триггера переключения групп соединен с выходом третье91 20 го элемента ИЛИ и с входом первого элемента НЕ, выход которого соединен с третьим входом первого элемента И, выход которого является тактовым выходом блока опроса, информационный вход которого соединен с первыми входами элементов И четвертой группы и с вторыми входами элементов И второй и третьеЙ групп, выходы которых соединены соответственно с входами первого и третьего элементов ИЛИ, выход

J-го (3=4Фп) элемента И четвертой группы, соединен с третьим входом (j-1)-го элемента И третьей группы и кроме четвертого элемента И четвертой группы - с вторым входом (j 1)-ro элемента И четвертой группы, второй вход и-го элемента И четвертой группы и третий вход и-го элемента И третьей группы соединены с выходом второго элемента НЕ, вход которого является вторым информационным входом блока, 3. Преобразователь по пп,1-2, отличающийся тем,что в нем формирователь последовательностей импульсов содержит дешифратор, группу из девяти элементов ИЛИ и двоичнодесятичный счетчик, тактовый вход и вход сброса которого являются соответственно тактовым входом и входом сброса формирователя последовательности импульсов, выход конца пачки которого является выходом переполнения двоично-десятичного счетчика, разрядные выходы которого соединены с информационными входами дешифратора, тактовый вход которого соединен с тактовым входом формирователя последовательности импульсов, k и выход двшифратора (к=149) соединен с входами с k-го по 9-й элементов ИЛИ группы, выходы элементов ИЛИ группы являются тактовыми выходами формирователя последовательности импульсов.

Источники информации, принятые во внимание .при экспертизе

1. Авторское свидетельство СССР

N 691942, кл. G 06 F 5/02, 1976, 2, Авторское свидетельство СССР по заявке И 2671465/24,кл, G 06 F 5/02, 1978 (прототип) .

941991

Составитель М,Аршавский

Редактор И.Николайчук Техред Л, Пекарь

Корректор A. Гриценко

Заказ 454)/38 1ираж 731

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4