Преобразователь последовательного кода в параллельный

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22} Заявлено 1205.80 (21) 2939499/18-24 ($4) М. Кп. з

Союз Сфватсник

Социалистических . Республик сприсоедииеииемзаявки М (23) Приоритет

G 06 Р 5/04

Государственный комитет

СССР по деяам изобретений и открытий (531УДК 68>. З25 (.088.8)

Опубликовано 300482.бюллетень М 16

Дата опубликования описания 30 ° 04 ° 82 f

Л.Ю. Рригалюнас, A.Þ.Дагис, В.Ю. Лапинскас и С.И.Сидарас (72) Авторы изобретения

1 г

Специальное конструкторское бюро вычислительных .... машин (71) Заявитель (543 ПРЕОБРАЗОВАТЕЛЬ ПО ..ЛЕДОВАТЕЛЬНОГО КОДА

В ПАРАЛЛЕЛЬНЫЙ

1 2.

Изобретение относится к цифровой-:: вычислительной технике и может быть использовано при построении преобразователей, входящих в состав блоков сопряжения цифровых устройств с каналами связи.

Известен преобразователь последовательного кода в параллельный, содержащий входной формирователь, распределитель импульсов, регистр, группу элементов И, триггер и элементы И (13 °

Недостаток данного преобразователя состоит в большом объеме аппаратуры и относительно, низком быстродействгт1г °

Наиболее близким по технической сущности и схемному построению к предлагаемому является преобразователь последовательного кода в па» раллельный, содержащий сдвиговый регистр, генератор импульсов и распределитель импульсов. Кроме того, преобразователь содержит блок управления.с одностабильными элементами задержки (23 .

Недостаток известного устройства состоит в низкой помехоустойчи вости из-за отсутствия средств защиты от ложного стартового импульса и использования s.óïðàâëåíèè од» ностабильных элементов задержки.

Цель изобретения - повьааение ttoмехоустойнивости преобразователя.

Поставленная цель достигается тем, что в преобразователь последовательного кода в параллельный, со» держащий сдвиговый регистр, инфор-.

1О мационный вход которого соединен с информационным входом преобразователя, генератор импульсов и распределитель импульсов, тактовый вход ко» торого соединен с выходом генерато ра импульсов, тактовый вход сдвигового регистра соединен со вторым выходом распределителя импульсов, включены триггер, элемент И, - .элемент ИЛИ, а распределитель импульсов выполнен в виде последовательно соединенных счетчика и дешифратора, первый, .второй, третий и четвертый выходы которого соответственно соединены с первьии входом элемента И, с информационным входам сдвигового

25 регистра, с управляющим выходом преобразователя и с первьвл входом элемента ИЛИ., второй вход элемента И соединен с информационным входом преобразователя и инверсньм устаноЗО вочным,входом триггера, второй,и . 924696 третий входы элемента ИЛИ соединены соответственно с выходом элемента И и упранляюшим входом преобразователя, выход элемента ИЛИ соединен с входом сброса триггера, нулевой выход которого соединен со нходом сброса счетчика, тактовый вход которого подключен к выходу генератора импульсов,.

На фиг.1 приведена блок-схема предлагаемого преобразователя на фиг.2 - временная диаграмма его функционирования.

Преобразователь содержит сдвигоный регистр 1, элемент И 2, дешифратор 3, счетчик 4, генератор 5 импульсов, триггер б, элемент ИЛИ 7, счетчик 4 и дешифратор 3 в совокупности образуют распределитель 8 импульсов.

Преобразователь работает следующим образом.

B исходном состоянии триггер 6 находится н выключенном состоянии и поддерживает счетчик 4 н нулевом состоянии, блокируя подсчет синхроимпульсов генератора 5, При поступлении стартового импульса на единичный вход триггера

6 последний запускается и разрешает счет синхроимпульсов, поступаюШих от генератора импульсов. Состояние счетчика 4 дешифрируется дешифратором 3, После интервала времени, соответствуюшего половине стартовой посылке, дешифратор 3 выдает импульс

Б (фиг.2), который поступает на элемент И 2, где проверяется наличие.стартовой. посылки. Если в качестве стартовой посылки была принята импульсная помеха, длительность которой не превышает половины длительности стартовой посылки, элемент И 2 выдает сигнал, который через элемент ИЛИ 7 поступает на нулевой вход триггера б и выключает

его, При этом блокируется счетчик;4 и преобразователь переходит в исходное состояние. Если стартовая посылка является действительной, то вышеупомянутое выключение триггера б не происходит и счетчик 4 продолжает счет синхроимпульсов. Дешифратор 3 при этом выдает серию импульсов число которых соответствует числу информационных битов и расположены они по середине информационных посылок. Каждый импульс в сднигоном регистре осушествляет сдвиг информационных битов.

В конце поаледней информационной посылки дешифратор 3 формирует импульс 7 (фиг.2э), стробирующий перезапись параллельных данных. на стоповой посылке дешифратором 3 формируется импульс Д, который через элемент ИЛИ 7 поступает на нулевой вход триггера .б и выключает его. При этом блокируется счетчик 4 и преоб« разователь переходит в исходное состояние.

Наряду с повышением помехоустойчивости предлагаемый преобразователь обеспечивает повышение надежности работы в связи с изъятием элементов задержки и сокрашением разрядности сдвигового регистра до количества информационных битов в знаке, которое является значительным вниду практики образования регистра из единиц с разрядностью, равной разрядности знака, 5

10 !

20 формула изобретения

Преобразователь последовательного кода н параллельный, содержащий сдвигоный регистр, информационный вход которого соединен с информационным входом преобразователя, генератор импульсов и распределитель импульсов, о т л и ч а ю ш .и и с я тем, что, с целью повышения помехоустойчивости, в него введены триггер, элемент И, элемент ИЛИ, а распределитель импульсов выполнен н ниде последовательно соединенных счет25

30 о0 опублик. 1976. чика и дешифратора, первый, второй, Зэ третий и четвертый выходы которого соединены соответственно с первым входом элемента И, с информационным входом сдвигоного регистра, с управляющим выходом преобразона40 теля и с первым входом элемента ИЛИ, второй вход элемента И соединен с информационным входом преобразователя и инверсным установочным входом триггера, второй и третий нхо45 ды элемента ИЛИ соединены соотнетстненно с выходом элемента И и упранляюшим нходом преобразователя, выход элемента ИЛИ соединен с входом сброса триггера, нулевой выход

50 которого соединен с входом сброса счетчика, тактовый вход которого подключен к выходу генератора импульсов.

Источники информации, 5 5 принятые во внимание при экспертизе

1. Усольцев A,Ã., Кислин .Б.П, Сопряжение дискретных каналов связи с ЭВИ. М., Связь, 1973,с. 25, рис. 1,8.

2. Патент CltlA 9 3946379,