Устройство для контроля контантирования выводов интегральной схемы

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Социалистическик

Республик

< 890280 (61) Дополнительное к авт. сеид-ву (22)Заявлено 24.03.80 (21) 2898861/18-25 с присоединением заявки,% (23) Приоритет

Опубликовано 15 ° 12.81. Бюллетень №46

Дата опубликования описания 15 . 12 .81 (5I)M. Кл.

G 0 l R 31/26

)Ьаударотеанный комитет

СССР

IIo делам изобретений н открытий (53) УДК621.382..3(088.8) (72) Автор изобретения

А.А.Костенков (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОНТАКТИРОВАНИЯ

ВЫВОДОВ ИНТЕГРАЛЬНОЙ СХЕМЫ

1О (zl

Изобретение относится к электронной промышленности и может быть использовано в установКах параметрического и функционального контроля интегральных схем для предварительной проверки наличия контактирования выводов контролируемой интегральной схемы с контактами контактной головки, имеющей пару контактов на каждый вывод схемы.

Известны устройства контроля контактирования выводов интегральной схемы с парными контактами головки.

Одно из известных устройств, содержащее пару контактов контактной головки, перемыкаемую выводом интегральной схемы, которая через резистор подключена к выходу источника напряжения, блок анализа и блок индикации, позволяет с уществлять контроль контактирования путем пропускания тока через контакты контактной головки. В случае нарушения контактирования в устройстве на входе блока анализа возникает напряжение, близкое к напряжению источника, которое используется для индикации отсутствия контакта tll .

Недостатком известного устройства является то, что это напряжение прикладывается к выводу испытуемой интегральной схемы и поэтому может вывести ее из строя.

Известно также устройство, содержащее контактную головку с парой контактов на каждый вывод испытуе" мой схемы, коммутатор, соединяющиеих линии связи, анализаторы контроля качества контактирования, подключаемые входами к двойным контактам головки, которые выполнены в виде измерителей сопротивлений малых величин, состоящих из усилителей н пороговых устройств, выходы которых соединены с входами блока логической обработки результатов измерения

89О28о чена к соответствующей паре контактов контактной головки.

Логический блок содержит элемент 1ЛИ и триггер, причем входы элемента

ИЛИ являются информационными входами блока,.а его выход подключен к информационному входу триггера, вход синхронизации которого является синхронизирующим входом логического блока.

На чертеже представлена функциональная схема устройства.

Устройство содержит испытуемую интегральную схему 1, контактную головку 2 с парой контактов 3 на каждый вывод схемы, импульсные трансформаторы 4, одним выводом первичной обмотки подключенные к общей шине 5, логический блок 6, формирователь импульсов 7 и резисторы 8. Логический блок 6 содержит элемент ИЛИ

9, входы которого являются информационными входами блока, и триггер 10, вход синхронизации которого соединен со вторым выходом формирователя импульсов 7.

Устройство работает следующим образом.

Недостатком этого устройства является его сложность, так как на каждый вывод контролируемой интеграль.ной схемы требуется ряд сложных электронных устройств (усилитель и пороговое устройство), Наиболее близким по технической сущности к предлагаемому является устройство, содержащее контактную головку с парой контактов на каждый tO . вывод испытуемой интегральной схемы, импульсные трансформаторы, по одному на каждый вывод схемы, одним выводом первичных обмоток подключенные к общей шине, логический блок, форми- 1s рователь импульсов и резисторы. Сигнал с формирователя импульсов через импульсный трансформатор и замкнутые выводом испытуемой интегральной схемы контакты головки проходит на второй20 усилитель-формирователь и т.д. через все выводы испытуемой Схемы, а с последнего формирователя - на логи-. ческий блок, где вырабатывается сигнал о наличии контакта. При нарушении д контакта цепь последовательной передачи импульсного сигнала разрывается, и сигнал наличия контактирования не возникает (31.

На шину опроса подается импульс, полярность которого согласуется с требуемой для логического блока 6. С первого выхода формирователя импульсов

7 через резисторы 8 импульс поступает на первичную обмотку импульсного трансформатора 4 и информационные входы логического блока 6, а с второго выхода формирователя 7 импульс с некоторой задержкой, превышающей длительность переходного процесса в цепи прохождения импульса с первого выхода, подается на-синхронизирующий вход логического блока 6 (вход синхронизации триггера 10). Амплитуда импульса, поступающего на информацион5 ный вход логического блока 6, определяется параметрами делителя, образованного резистором 8 и сопротивлением, .вносимым из вторичной обмотки импульсного трансформатора 4.

Поставленная цель достигается тем, что в устройстве для контроля контактирования выводов интегральной схемы, Содержащем контактную головку с парой контактов на каждый вывод испытуемой интегральной схемы, импульсные трансформаторы по одному на каждый вывод схемы, одним выводом первичных обмоток подключенные к общей шине, логический блок, формирователь импульсов и резисторы, второй вывод первичной обмотки каждого импульсного трансформатора подключен к соответствующему информационному входу логического блока и через соответствующий резистор - к первому выходу формирователя импульсов, второй выход которого соединен с синхронизирующим входом логического блока, а вход - с шиной опроса, причем вторичная обмотка каждого импульсного трансформатора подклю40

Недостатком данного устройства является его сложность, связанная с необходимостью включения большого числа формирователей импульсов.

Целью изобретения является упрощение устройства.

При контроле контактирования каждый из импульсных трансформаторов 4 работает в двух режимах: короткое замыкание по вторичной обмотке есть контактирование между выводом интегральной схемы 1 и контактами 3 головки 2, холостой ход по вторичной обмотке (контактирования нет) .

5 8907

В первом случае вносимое из вторичной обмотки трансформатора сопротивление мало и при соответствующем выборе величины сопротивления резис« тора 8 амплитуда импульса на информа- s ционном входе логического блока 6

{на входе элемента ИЛИ 9) оказывается меньше уровня логического нуля.

Во втором случае эквивалентное сопротивление импульсного трансфор" 14 матора, определяемое индуктивностью намагничивания, значительно возраста" ет и при соответствующем выборе параметров трансформатора амплитуда им" пульса на первичной обмотке оказывается в пределах, соответствующих логической единице для элемента ИЛИ 9.

Если контактирования есть по всем выводам интегральной схемы, то логический нуль с информационных входов 34 логического блока 6. через элемент

ИЛИ 9 поступает на информационный вход триггера .10 и по сигналу синхронизации со второго выхода формирователя 7 записывается в него. Состояние триггера 10 при этом соответ,ствует наличию контактирования по всем выводам интегральной схемы 1.

Если контактирования нет хотя бы с одним из выводов интегральной схе.мы, то на информационный вход триггера 10 через элемент ИЛИ 9 поступает логическая единица. Состояние триг" гера 10 после этого указывает на отсутствие контакта. 35

Предложенное устройство значитель-. но проще известного, так как в нем требуется только один формирователь импульсов и исключен ряд вспомогательных элементов. 40

Формула изобретения

1. Устройство для контроля контактирования выводов интегральной схемы, Ва 4 содержащее контактную головку с парой контактов на каждый вывод испытуемой интегральной схемы, импульсные трансформаторы по одному на каждый вывод схемы, одним выводом первичных обмоток подключенные к общей шине, логический блок, формирователь импульсов и резисторы-, о т л и ч а ющ е е с я тем, что, с целью упрощения устройства„ второй вывод первичной обмотки каждого импульсного трансформатора подключен к соответствующему информационному входу логического блока и через соответствующий резистор - к первому выходу формирователя импульсов, второй выход которого соединен с синхронизирующим входом логического блока, а входс шиной опроса, причем вторичная обмотка каждого импульсного трансформатора подключена к соответствующей паре контактов контактной головки.

2. Устройство по п.1, о т л и" ч а ю щ е е с я тем, что, логический блок содержит элемент ИЛИ и триггер, причем входы элемента ИЛИ являются информационными входами блока, а его выход подключен к информационному входу триггера, вход синхронизации которого является синхронизирующим входом логического блока.

Источники информации принятые во внимание при экспертизе

1. Авторское свидетельство СССР и 425161, кл. G 05 В 19/08, 1974.

2. Авторское свидетельство СССР

N 538346, кл. G 05 В 23/02, 1976.

3. Авторское свидетельство СССР

Ю1 473132, кл. G 01 R 31/26, 1975 (прототип) .

Составитель .Ю.Брызгалов

Редактор О.Персиянцева Техред И.Нинц Корректор Г.Решетник

Заказ 10963/73 Тираж 735 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, N-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород. ул. Проектная, 4