Цифровой элемент сравнения

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВКДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (11) 44I669 (61) Зависимое от авт. свидетельства3257()6 (22) Заявлено22. H. 72 (213350260/26-9 (51) М, Кл,.

Н 03 К Х9/00 с присоединением заявки

Гавударстввнный квинтет

Свввтв в1нннстров СССР по делая нлвбретвннй н вткрытнй (32) Приоритет

Опуоликовано30.(R,746юллетень М 32

Дата опубликования описания ь5 ° 12 ° 74 (53) У,т1К 681.325. 65 (088.8) (72) Автор изобретения

М.А. Дуда (71) Заявитель (54) ЦИФРОВОЙ МИПНТ СРАВНЕНИЯ

Изобретение относится кустройствам вычислительной техники, в частности к цифровым системам управления.

По основному авт. св. В

325706 известен цифровой элемент

0ра388НКН с одер*а@ий p-fL p- TpRHзисторы, резисторы и логический элемент™ИЛИ-НЕ". В этом устройстве выходные шийы неравенства входных сигналов соединены с выходной шиной равенства входных сигналов чвовз логический элемент "ИЛИ-НЕ .

Сущвстввйный недостаток известного цифрового элемента сравнения состоит в небольшом быстродействии, так как сигнал на выходной шине раввнства входных сигналов зависит от сигналов на вы-. ходных шинах неравенства входных CI- гналов и определявтся временем за-держки транзисторного каскада и логического элемента "ИЛИ- 5".

2 (Цель изобретения - повышение оыстродеяствия устройства.

Эта цель достигается твм,что схема "ИЛИ-НЕ" выполнена на включенных последовательно р-и-ртранзисторах, коллекторы которых через резистор подключены к источ". нику отрицательного напряжения, при этом эмиттеры указанных транзисторОВ подключены к ВхОдным шинам сравниваемых сигналов, а базы каждого из них подключены к базам .транзисторов цифрового элемента.

Изобретение поясняется чертежом.

Цифровой элемент сравнения содержит р-и-р-транзисторы Х-4 и резисторы 5-И.

Устройство щботавт следуюЩИм Образом.

На входы источников 12 и ХЗ сравниваемых сигналов в соответствии с сравниваемыми числами мо„ 1 гут поступать s различной комбина447669

3 ции отрицательный и нулевой потенциалы.

Есы, нааоимвр, на. входы источнйков 2 и ХЗ сравниваемых сигналов поступают одинаковые нулввыв или единичные потенциалы, то на выходной аинв Х4, подключенной к общей коллвкторной нагрузке

И транзисторов Х и 2, появляется сигнал равенства входйых сигналов, ip

В том случае, если на входы источников сравниваемых сигналов поступают нводинаковыв нулевой и единичный потенциалы, то на одной 15 из выходных шин Хб или Х6, aoä: клвчвнных к коллвкто aw йагрузочным рзисторам 9 и Ы транзисторов а и 4, соответственно, появляется сигнал неравенства входных сигналов.

В случае, если на входы источников х2 и ХЗ поступают нулевой и единичный потенциалы, соответственно. то на выходной шине Х6, я5 подключенной к кощтекторному нагру зочному резистору ХО транзистора а, появляется сигнал, означакций что сигнал на входе источника f3

12. больше сигнала на входе источника

Если на входах источников Х2 . и ХЗ вЂ” единичный и нулевой аотвн; циалы соответственно,,то на выходной шине Т5, подключенной к коллекторному нагрузочному резистору 9 транзистора 3, аоявлявтся сигнал, означакщий, что сигнал на входе источника Х2 больше сигнала на входе источника ХЗ.

ПР1ЩЯТ ИЗОБРЕТЕНИЯ

Цифровой элемент сравнения ао авт. св. 3 325706, о т л ичающий с я тем, что с целью повышения вго быстродействия, схема "ИЛИ-БЕ" выполнена на включенных последовательно р и;ртранзисторах, коллекторы которых . через резистор подключены к источнику отрицательного напряжения, ари атом эмиттвры указанных транзисторов подключены к входным шинам сравниваемых сигналов, а базы каждого из них подключены к базам транзисторов цифрового элемента.

44I669

Составитель М Д

Редактор Я» БИЯКОВ8 T )(ред П СтаРЦЕВа Корректоры; Л . KyyiCOaa

Заказ ©Я, . Изд. 34 7 Х Тираж,Я(Падннсное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 113035 Раушская наб., 4

Предприятие «Патент», Москва, Г-59, Бережковская наб., 24

Цифровой элемент сравнения Цифровой элемент сравнения Цифровой элемент сравнения 

 

Похожие патенты:

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх