Логический элемент

 

О П И С"А" Н И Е

И3ОБРЕТЕН ИЯ

<п 440793

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Ф (б1) Зависимое от авт..свидетельства (22) 3 аявлено 12.07.72 (21) 1794899/26-9 с присоединением заявки № (32) Приоритет

Опубликовано 25.08.74. Бюллетень № 31 (51) М. Кл. Н 03k 19/00 асударственный комитет

Совета Министров СССР еа делам изооретений и открытий

I (53) УДК 621.374.32 (088.8) Дата опубликования описания 29.01.75 (72) Авторы изобретения

П. Ф. Хасанов, Т. Ходжиев и С. Х. Ирматов (71) Заявитель (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

Логические элементы применяются для построения различных узлов устройств автоматики и телемеханики, а также электронных вычислительных машин дискретного действия.

Известен многовходовои инвертор-повторитель, состоящий из двух тиристоров, трансформаторов, резистора и диода, питаемый от источников постоянного напряжения и считывающих импульсов тока.

Однако известный инвертор-повторитель имеет сложный блок питания, что ограничивает надежность устройства.

Целью изобретения является упрощение и повышение надежности устройства.

Для этого в нем одна обкладка конденсатора подсоединена через первый диод к вторичной обмотке трансформатора и через резистор к входным диодам, другая обкладка конденсатора подключена через резистор к общей шине и к управляющему электроду первого тиристора, анод которого соединен через резистор и второй диод со вторичной обмоткой трансформатора и через резистор и стабилитрон с управляющим электродом второго тиристора, катоды тиристоров соединены с общей шиной.

На чертеже приведена принципиальная электрическая схема логического элемента.

Логический элемент содержит тиристоры

Ti и Т2, стабилитрон Ст, диоды Д1 — Дб, резисторы Rl — RG, запоминающий конденсатор

С и питающий трансформатор Тр.

Логический элемент питается от источника переменного напряжения синусоидальной или

5 прямоугольной формы.

В схеме низкая проводимость тиристора и заряженное состояние конденсатора соответствуют состоянию «О», а высокая проводимость тиристора и разряженное состояние

10 конденсатора — состоянию «1».

Работа логического элемента включает два этапа, соответствующих разным (отрицательный и положительный) полупериодам напряжения питания. К концу положительного по15 лупериода напряжение конденсатора С становится равным амплитуде напряжения на вгоричной обмотке трансформатора Тр. Поэтому конденсатор С к началу отрицательного полупериода находится в исходном состоя20 нии «О». Состояние конденсатора С в конце отрицательного полупериода зависит от сигналов на входе в этом полупериоде.

Если в течение отрицательного полупериода на одном из входов элемента появится

25 сигнал «1», соответствующий высокой проводимости между входной клеммой и общей шиной, то происходит разряд конденсатора С по цепи: Rl, Д4 (или Дб, или Дб), входная проводимость, R4 и на конденсаторе С уста30 навливается состояние «1». В случае низкой

440793

Предмет изобретения

Составитель С. Ирматов

Техред Г. Дворина

Редактор А. Зиньковский

Корректор 3. Тарасова

Заказ 57/18 Изд. № 198 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 проводимости между входными клеммами и общей шиной в отрицательном полупериоде запоминающий конденсатор С сохраняет свое заряженное состояние до очередного (положительного) полупериода.

Состояние тиристора Т1 в положительном полупериоде зависит от состояния конденсатора С. Если к началу положительного полупериода конденсатор С находится в разряженном сосгоянии (состояние «1»), то под действием зарядного тока конденсатора С произойдет включение тиристора Т1 в самом начале полупериода, В результате тиристор

Т2 останется в непроводящем состоянии.

Если к началу положительного полупериода конденсатор С находится в заряженном состоянии, то в данном полупериоде тиристор

Т1 останется в непроводящем состоянии и на вход тиристора Т2 приложится напряжение питания через делитель,на резисторах R5, Яб. При повышении напряжения на резисторе

R6 опорного напряжения стабилитрона Ст, тиристор Т2 переходит в проводящее состояние.

Поскольку тиристор Т2 инвертирует состояние тиристора Tl, на выходах Вых. 1 и Вых. 2 появляются взаимоинверсные сигналы.

Таким образом, логический элемент одновременно реализует функции «ИЛИ» и «НИ...

НИ...» нескольких переменных и обеспечивает задержку информации на один полупериод.

Стабилитрон Ст служит для предотвращения ложного включения тиристора Т2 при колебаниях параметров цепи и источника питания.

Источник переменного напряжения служит и для энергоснабжения нагрузки и для сдвига информации. В течение каждого положительного полупериода информация, накопленная в конденсаторе, передается через тиристор Т1 к выходу Вых. 1 и в инвертированном виде — к выходу Вых. 2.

1о Отсутствие отдельного источника тактовых импульсов в схеме логического элемента делает схему более компактной и экономичной и упрощает монтаж и наладку схемы.

Логический элемент, содержащий два тиристора, стабилитрон, диоды, резисторы, кон20 денсатор и трансформатор, о тл и ч а ю щ и йс я тем, что, с целью упрощения и повышения надежности, в нем одна обкладка конденсатора подсоединена через первый диод к вторичной обмотке трансформатора и через рези2б стор к входным диодам, другая обкладка конденсатора подключена через резистор к общей шине и к управляющему электроду первого тиристора, анод которого соединен через резистор и второй диод со вторичной обЗО моткой трансформатора и через резистор и стабилитрон с управляющим электродом второго тиристора, катоды тиристоров соединены с общей шиной.

Логический элемент Логический элемент 

 

Похожие патенты:

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх